| dbo:abstract |
Elbrus-2S+ (Russian: Эльбрус-2С+) is a multi-core microprocessor based on the Elbrus 2000 architecture developed by Moscow Center of SPARC Technologies (MCST). There are multiple reports regarding the evolution of this technology for the purpose of import substitution in Russia, which was raised by several ministries in July 2014, due to economic sanctions in response to 2014 pro-Russian unrest in Ukraine. In December 2014, it was announced that Mikron Group started pilot production of a dual-core variant of this microprocessor called Elbrus-2SM (Russian: Эльбрус-2СМ) using a 90 nanometer CMOS manufacturing process in Zelenograd, Russia. (en) Эльбрус-2С+ — российский гибридный микропроцессор фирмы МЦСТ, содержащий 2 основных ядра с архитектурой «Эльбрус», работающих на частоте 500 МГц, и 4 дополнительных ядра встроенного цифрового сигнального процессора с архитектурой Мультикор. Изначально производился на фабрике TSMC в Синьчжу, Тайвань, но в конце 2014 года появилась модификация Эльбрус-2СМ (проектное название: Эльбрус-1С) без блока DSP, адаптированная для производства на фабрике «НИИМЭ и Микрон» в Зеленограде. На 2021 год, процессор более недоступен к заказу. (ru) |
| dbo:thumbnail |
wiki-commons:Special:FilePath/Elbrus-2C+.jpg?width=300 |
| dbo:wikiPageExternalLink |
http://elbrus2k.wikidot.com/elbrus-2c https://web.archive.org/web/20150317100907/http:/www.mcst.ru/elbrus_2c_111101.shtml |
| dbo:wikiPageID |
34315406 (xsd:integer) |
| dbo:wikiPageLength |
15657 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID |
1115600485 (xsd:integer) |
| dbo:wikiPageWikiLink |
dbr:65_nanometer dbr:Programmable_Interrupt_Controller dbc:VLIW_microprocessors dbr:Moscow_Center_of_SPARC_Technologies_(MCST) dbr:Algorithm dbc:Very_long_instruction_word_computing dbr:VLIW dbr:Intel_Core_2 dbr:Personal_computer dbr:Parallel_ATA dbr:130_nanometer dbr:Compiler dbr:Conventional_PCI dbr:Russia dbr:General-purpose_input/output dbr:Native_(computing) dbr:Toolchain dbr:Elbrus_2000 dbr:Cross_compiler dbr:19-inch_rack dbr:MCST dbr:MCST-R1000 dbr:Chipset dbc:X86_microprocessors dbr:Zelenograd dbr:Parallel_communication dbr:Programmable_interval_timer dbr:Thermal_design_power dbr:USB dbr:2014_pro-Russian_unrest_in_Ukraine dbr:90_nanometer dbr:ELVEES_Multicore dbr:Ball_grid_array dbr:PCI_Express dbr:Central_processing_unit dbr:Direct_memory_access dbr:Multi-core_processor dbr:Interrupt dbr:I²C dbr:Advanced_Programmable_Interrupt_Controller dbr:Bit_rate dbr:TSMC dbr:Taiwan dbr:Economic_sanctions dbr:Doom_3 dbr:Audio_signal dbr:Bus_(computing) dbr:Soviet_integrated_circuit_designation dbr:Intel dbr:Mikron_Group dbr:OpenGL dbr:RS-232 dbr:RS-485 dbr:Radeon dbr:Serial_ATA dbr:X86 dbr:Southbridge_(computing) dbr:Serial_Peripheral_Interface_Bus dbr:Serial_communication dbr:Server_(computing) dbr:Watchdog_timer dbr:Ethernet dbr:Monoblock_PC dbr:Peripheral dbr:IEEE-1284 dbr:Debian_Linux dbr:Kraftway |
| dbp:arch |
dbr:Elbrus_2000 dbr:X86 |
| dbp:designfirm |
dbr:MCST |
| dbp:fastUnit |
MHz (en) |
| dbp:fastest |
800 (xsd:integer) |
| dbp:manuf |
dbr:TSMC dbr:Mikron_Group |
| dbp:name |
Elbrus-2S+ (en) |
| dbp:numcores |
6 (xsd:integer) |
| dbp:sizeTo |
0.09 (dbd:micrometre) |
| dbp:slowUnit |
MHz (en) |
| dbp:slowest |
300 (xsd:integer) |
| dbp:wikiPageUsesTemplate |
dbt:List_of_Russian_microprocessors dbt:Reflist dbt:Short_description dbt:Start_date_and_age dbt:Infobox_CPU |
| dct:subject |
dbc:VLIW_microprocessors dbc:Very_long_instruction_word_computing dbc:X86_microprocessors |
| gold:hypernym |
dbr:Microprocessor |
| rdf:type |
yago:WikicatMicroprocessors yago:WikicatX86Microprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:SemiconductorDevice104171831 yago:Whole100003553 |
| rdfs:comment |
Elbrus-2S+ (Russian: Эльбрус-2С+) is a multi-core microprocessor based on the Elbrus 2000 architecture developed by Moscow Center of SPARC Technologies (MCST). There are multiple reports regarding the evolution of this technology for the purpose of import substitution in Russia, which was raised by several ministries in July 2014, due to economic sanctions in response to 2014 pro-Russian unrest in Ukraine. In December 2014, it was announced that Mikron Group started pilot production of a dual-core variant of this microprocessor called Elbrus-2SM (Russian: Эльбрус-2СМ) using a 90 nanometer CMOS manufacturing process in Zelenograd, Russia. (en) Эльбрус-2С+ — российский гибридный микропроцессор фирмы МЦСТ, содержащий 2 основных ядра с архитектурой «Эльбрус», работающих на частоте 500 МГц, и 4 дополнительных ядра встроенного цифрового сигнального процессора с архитектурой Мультикор. Изначально производился на фабрике TSMC в Синьчжу, Тайвань, но в конце 2014 года появилась модификация Эльбрус-2СМ (проектное название: Эльбрус-1С) без блока DSP, адаптированная для производства на фабрике «НИИМЭ и Микрон» в Зеленограде. На 2021 год, процессор более недоступен к заказу. (ru) |
| rdfs:label |
Elbrus-2S+ (en) Эльбрус-2С+ (ru) |
| owl:sameAs |
freebase:Elbrus-2S+ yago-res:Elbrus-2S+ wikidata:Elbrus-2S+ dbpedia-hu:Elbrus-2S+ dbpedia-ru:Elbrus-2S+ https://global.dbpedia.org/id/23PvK |
| prov:wasDerivedFrom |
wikipedia-en:Elbrus-2S+?oldid=1115600485&ns=0 |
| foaf:depiction |
wiki-commons:Special:FilePath/Elbrus-2C+.jpg |
| foaf:isPrimaryTopicOf |
wikipedia-en:Elbrus-2S+ |
| is dbo:wikiPageRedirects of |
dbr:Elbrus-2C+ dbr:Elbrus-2CM dbr:Elbrus-2SM dbr:Elbrus-2sm dbr:Elbrus-4C dbr:Elbrus-4S |
| is dbo:wikiPageWikiLink of |
dbr:Elbrus-8S dbr:Elbrus_(computer) dbr:Elbrus_2000 dbr:MCST dbr:90_nm_process dbr:List_of_Russian_microprocessors dbr:List_of_Soviet_microprocessors dbr:Elbrus-2C+ dbr:Very_long_instruction_word dbr:Elbrus-2CM dbr:Elbrus-2SM dbr:Elbrus-2sm dbr:Elbrus-4C dbr:Elbrus-4S |
| is dbp:predecessor of |
dbr:Elbrus-8S |
| is foaf:primaryTopic of |
wikipedia-en:Elbrus-2S+ |
