JHDL (original) (raw)
JHDL ist die Abkürzung für Just Another Hardware Definition Language und ist eine Hardwarebeschreibungssprache, deren Entwicklung als Open-Source-Projekt 1997 an der Brigham Young University begann. Die Idee von JHDL ist, in Java geschriebene Programme derart in VHDL umzusetzen, dass eine damit programmierte FPGA (oder miteinander vernetzte FPGAs) einen durch die Objekte des Programms beschriebenen Datenfluss zwischen den physikalischen Anschlüssen eines elektronischen Bauelements erreicht.
| Property | Value |
|---|---|
| dbo:abstract | JHDL ist die Abkürzung für Just Another Hardware Definition Language und ist eine Hardwarebeschreibungssprache, deren Entwicklung als Open-Source-Projekt 1997 an der Brigham Young University begann. Die Idee von JHDL ist, in Java geschriebene Programme derart in VHDL umzusetzen, dass eine damit programmierte FPGA (oder miteinander vernetzte FPGAs) einen durch die Objekte des Programms beschriebenen Datenfluss zwischen den physikalischen Anschlüssen eines elektronischen Bauelements erreicht. Das Ziel ist es auch, dass in den verfügbaren FPGA-Netzwerken Objekte genau so erzeugt werden, wie das in normalen Java-Programmen üblich ist, nämlich durch Anweisungen der Form Object reference = new ObjectType(Parameters). Durch einfaches Vergessen der Referenz wird der von ihr genutzte Ressourcenbereich (im Fall von JHDL Logikgatter) wieder freigegeben. Besonders interessant ist JHDL im Zusammenhang mit selbstkonfigurierenden Systemen, in denen ein Betriebssystem auf einer Hardware-Plattform arbeitet, die aus vielen FPGAs besteht und umkonfiguriert werden kann. In einem derartigen Netzwerk existieren viele Objekte und eine große Anzahl von Threads gleichzeitig, was möglicherweise zur Verringerung der Taktfrequenz genutzt werden kann. (de) JHDL (Just-Another Hardware Description Language) is a low-level structural hardware description language, focused primarily on building circuits via an Object Oriented approach that bundles collections of gates into Java objects. Implemented as a toolset and class library on top of the Java programming language, its primary use is for the design of digital circuits for implementation in field-programmable gate arrays (FPGAs). Particular attention was paid to supporting the Xilinx series of chips. When the design is ready to be placed in a fabric, the developer simply generates an Electronic Design Interchange Format (EDIF) netlist and imports it into a toolkit. Once the netlist is imported, the developer should be able to transfer the circuit via a Joint Test Action Group (JTAG) cable. EDIF netlisting is supported for the XC4000, Virtex, and Virtex-II series of FPGAs. JHDL was developed at BYU in the , the project initiated in 1997. As of July 2013, the latest update to the JHDL project was made in May 2006 according to the official JDHL website. (en) |
| dbo:wikiPageExternalLink | http://www.alanfeldstein.com/products/software/jhdl/ http://ccl.ee.byu.edu https://web.archive.org/web/20061205060548/http:/jhdl.org/ |
| dbo:wikiPageID | 612602 (xsd:integer) |
| dbo:wikiPageLength | 2687 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 937979970 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Brigham_Young_University dbr:EDIF dbr:Netlist dbr:Object-oriented_programming dbr:FPGA dbr:Hardware_description_language dbr:Java_(programming_language) dbr:Backronym dbc:Hardware_description_languages dbr:JTAG dbr:Xilinx dbr:Configurable_Computing_Laboratory |
| dbp:wikiPageUsesTemplate | dbt:Programmable_Logic |
| dcterms:subject | dbc:Hardware_description_languages |
| gold:hypernym | dbr:Language |
| rdf:type | dbo:Language yago:Abstraction100002137 yago:Communication100033020 yago:Language106282651 yago:WikicatHardwareDescriptionLanguages |
| rdfs:comment | JHDL ist die Abkürzung für Just Another Hardware Definition Language und ist eine Hardwarebeschreibungssprache, deren Entwicklung als Open-Source-Projekt 1997 an der Brigham Young University begann. Die Idee von JHDL ist, in Java geschriebene Programme derart in VHDL umzusetzen, dass eine damit programmierte FPGA (oder miteinander vernetzte FPGAs) einen durch die Objekte des Programms beschriebenen Datenfluss zwischen den physikalischen Anschlüssen eines elektronischen Bauelements erreicht. (de) JHDL (Just-Another Hardware Description Language) is a low-level structural hardware description language, focused primarily on building circuits via an Object Oriented approach that bundles collections of gates into Java objects. Implemented as a toolset and class library on top of the Java programming language, its primary use is for the design of digital circuits for implementation in field-programmable gate arrays (FPGAs). Particular attention was paid to supporting the Xilinx series of chips. (en) |
| rdfs:label | Just Another Hardware Definition Language (de) JHDL (en) |
| owl:sameAs | freebase:JHDL wikidata:JHDL dbpedia-de:JHDL https://global.dbpedia.org/id/gRnS yago-res:JHDL |
| prov:wasDerivedFrom | wikipedia-en:JHDL?oldid=937979970&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:JHDL |
| is dbo:wikiPageRedirects of | dbr:Just-Another_Hardware_Description_Language |
| is dbo:wikiPageWikiLink of | dbr:List_of_programming_languages_by_type dbr:Flow_to_HDL dbr:Hardware_description_language dbr:Just-Another_Hardware_Description_Language |
| is foaf:primaryTopic of | wikipedia-en:JHDL |