R6000 (original) (raw)
The R6000 is a microprocessor chip set developed by MIPS Computer Systems that implemented the MIPS II instruction set architecture (ISA). The chip set consisted of the R6000 microprocessor, R6010 floating-point unit and R6020 system bus controller. The R6000 was the first implementation of the MIPS II ISA.
| Property | Value |
|---|---|
| dbo:abstract | The R6000 is a microprocessor chip set developed by MIPS Computer Systems that implemented the MIPS II instruction set architecture (ISA). The chip set consisted of the R6000 microprocessor, R6010 floating-point unit and R6020 system bus controller. The R6000 was the first implementation of the MIPS II ISA. The R6000 was implemented with emitter-coupled logic (ECL). In the mid- to late 1980s, the trend was to implement high-end microprocessors with high-speed logic such as ECL. As MIPS was a fabless company, the R6000 chip set was fabricated by Bipolar Integrated Technology (BIT) who had acted as a foundry for MIPS since November 1989. However, manufacturing issues that had caused "sporadic deliveries" of the R6000 to MIPS Computer Systems resulted in contractual restrictions being imposed on BIT, preventing the company from supplying other potential customers. Such issues, which had persisted for over a year, were reportedly resolved in 1991, enabling BIT to seek other customers for the product and, as part of its separate licensing agreement with MIPS, to be able to manufacture and sell customised versions of the chip. The R6000 had few users. Control Data Systems (CDS) used an 80 MHz version in their high-end 4680-300 Series InforServer server. MIPS used the R6000 in their RC6260 and RC6280 servers. One review of the RC6280 published in early 1991 described the product as "the single fastest system we have tested for CPU and FPU performance", enabling a "premium price" to be charged, with such pricing starting from $150,000 for the base configuration. However, delivery times for certain models were estimated at "several months" due to supply uncertainties with the processor. (en) R6000は命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサのチップセットであり、ミップス社が開発し、1991年に発表した。チップセットは、マイクロプロセッサ（CPU） R6000、FPU R6010、システムバス・コントローラ R6020 で構成される。MIPS II ISA はR6000で初めて実装された。MIPS II ISA では、Interlocked load 機能が実装されたため、MIPS II アセンブラではload命令の後続にNOP命令を挿入する必要がなく、Branch likely 機能が実装されたため、SPARCのように分岐成立時にはディレイスロットの命令を実行する等の特徴がある。 エミッタ結合論理 (ECL) で実装されている。1980年代中ごろから終盤にかけて、ハイエンドのマイクロプロセッサをECLなどの高速なロジックで実装することが流行した。TLBとキャッシュメモリの構成が他のMIPSアーキテクチャのマイクロプロセッサとは大きく異なる。 ミップス社はファブレス企業であるため、R6000の製造は という半導体企業が行った。 R6000 は採用例が非常に少ない。コントロール・データ・コーポレーション (CDC) がハイエンドサーバの 4680-300 Series InfoServer で80MHzのR6000を採用している。また、ミップス社自身のサーバ RC6260 と RC6280 でも使っていた。 (ja) |
| dbo:wikiPageExternalLink | http://ieeexplore.ieee.org/xpls/abs_all.jsp%3Farnumber=110133 http://ieeexplore.ieee.org/xpls/abs_all.jsp%3Farnumber=63680 |
| dbo:wikiPageID | 22546617 (xsd:integer) |
| dbo:wikiPageLength | 3733 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1085184204 (xsd:integer) |
| dbo:wikiPageWikiLink | dbc:MIPS_microprocessors dbr:Bipolar_Integrated_Technology dbr:Emitter-coupled_logic dbr:Fabless dbr:Semiconductor_device_fabrication dbc:32-bit_microprocessors dbc:MIPS_implementations dbr:Instruction_set_architecture dbr:Microprocessor dbr:Microprocessor_Report dbr:IBM_RAD6000 dbr:Control_Data_Systems dbr:MIPS_Computer_Systems dbr:MIPS_II |
| dbp:wikiPageUsesTemplate | dbt:MIPS_microprocessors dbt:Distinguish dbt:No_footnotes dbt:Reflist |
| dct:subject | dbc:MIPS_microprocessors dbc:32-bit_microprocessors dbc:MIPS_implementations |
| gold:hypernym | dbr:Chip |
| rdf:type | owl:Thing yago:WikicatMIPSMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:SemiconductorDevice104171831 yago:Whole100003553 |
| rdfs:comment | The R6000 is a microprocessor chip set developed by MIPS Computer Systems that implemented the MIPS II instruction set architecture (ISA). The chip set consisted of the R6000 microprocessor, R6010 floating-point unit and R6020 system bus controller. The R6000 was the first implementation of the MIPS II ISA. (en) R6000は命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサのチップセットであり、ミップス社が開発し、1991年に発表した。チップセットは、マイクロプロセッサ（CPU） R6000、FPU R6010、システムバス・コントローラ R6020 で構成される。MIPS II ISA はR6000で初めて実装された。MIPS II ISA では、Interlocked load 機能が実装されたため、MIPS II アセンブラではload命令の後続にNOP命令を挿入する必要がなく、Branch likely 機能が実装されたため、SPARCのように分岐成立時にはディレイスロットの命令を実行する等の特徴がある。 エミッタ結合論理 (ECL) で実装されている。1980年代中ごろから終盤にかけて、ハイエンドのマイクロプロセッサをECLなどの高速なロジックで実装することが流行した。TLBとキャッシュメモリの構成が他のMIPSアーキテクチャのマイクロプロセッサとは大きく異なる。 ミップス社はファブレス企業であるため、R6000の製造は という半導体企業が行った。 (ja) |
| rdfs:label | R6000 (ja) R6000 (en) |
| owl:sameAs | freebase:R6000 yago-res:R6000 wikidata:R6000 dbpedia-hu:R6000 dbpedia-ja:R6000 dbpedia-no:R6000 https://global.dbpedia.org/id/4tYrT |
| prov:wasDerivedFrom | wikipedia-en:R6000?oldid=1085184204&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:R6000 |
| is dbo:wikiPageRedirects of | dbr:MIPS_R6000 |
| is dbo:wikiPageWikiLink of | dbr:MIPS_RISC/os dbr:Bipolar_Integrated_Technology dbr:List_of_microprocessors dbr:MIPS_architecture dbr:MIPS_architecture_processors dbr:Emitter-coupled_logic dbr:CPU_cache dbr:List_of_MIPS_architecture_processors dbr:MIPS_R6000 |
| is foaf:primaryTopic of | wikipedia-en:R6000 |