RapidIO (original) (raw)
The RapidIO architecture is a high-performance packet-switched electrical connection technology. RapidIO supports messaging, read/write and cache coherency semantics. Based on industry-standard electrical specifications such as those for Ethernet, RapidIO can be used as a chip-to-chip, board-to-board, and chassis-to-chassis interconnect.
| Property | Value |
|---|---|
| dbo:abstract | RapidIO ou RapidIO Interconnect Architecture est un système de communication (bus) à commutation de paquets et à haute performance, permettant d'interconnecter des microprocesseurs sur un circuit imprimé, ainsi que des cartes électroniques indépendantes via des connecteurs. Cette technologie est conçue spécialement pour les systèmes embarqués, pour les marchés du traitement du signal, des réseaux et des télécommunications. RapidIO est un standard ouvert, normalisé au début des années 2000 par la « RapidIO Trade Association » ; il a pour objectif d'être un moyen d'interconnexion optimisé lorsque des processeurs embarqués, DSP, FPGA et ASIC doivent être reliés par des liaisons point-à-point ou par un réseau en étoile ou en arbre. RapidIO s'est rapidement diffusé dans les domaines d'application suivants : * Stations de base de réseau mobile; * Dans le domaine militaire ; ordinateurs sur une carte et systèmes de traitement de radar, d'acoustique et d'image; * Traitements Vidéo; * Serveurs; * Imagerie médicale * Applications industrielles La principale technologie concurrente est le PCI Express, mais celui-ci vise davantage le marché des PC, des postes de travail informatiques et le domaine des serveurs hautes performances et moins les systèmes embarqués. PCIe n'est pas conçu pour des systèmes de grande taille, contrairement à RapidIO. En effet PCIe utilise un pontage non transparent pour la répartition de la mémoire qui n'est pas aussi simple d'utilisation que celui de RapidIO. Ce dernier utilise un système d'architecture symétrique où chaque point terminal peut posséder sa propre mémoire privée. Le standard RapidIO a évolué au milieu des années 2000 pour proposer une version « série » (serial RIO ou sRIO) de cette interface, avec des débits série bi-directionnels variants de 1 à 5 Gbit/s (par paire de transmission). Cette version série (sRIO) supporte à la fois des échanges entre points terminaux, en mode mémoire partagée et un mode message apte à transporter des flux de données et des protocoles (comme IP). (fr) The RapidIO architecture is a high-performance packet-switched electrical connection technology. RapidIO supports messaging, read/write and cache coherency semantics. Based on industry-standard electrical specifications such as those for Ethernet, RapidIO can be used as a chip-to-chip, board-to-board, and chassis-to-chassis interconnect. (en) RapidIO（ラピッドアイオー）は、コンピュータのバス規格のひとつであり、内部バスの高速化を図るためのスイッチング規格である。プロセッサやバス間をRapidIOで接続することにより、従来のパラレル通信より高速化を図れ、マルチプロセッサ、分散処理の高速化に適している。通信機器、基地局、防衛機器の高機能装置のために使われはじめている。 (ja) RapidIO™ jest wysokowydajną technologią wymiany informacji (sprzęg – ang interface) pomiędzy układami scalonymi na płytach drukowanych, a pakietami pracującymi na wspólnej magistrali. Technologia RapidIO pracuje z zastosowaniem technologii pakietowej, została opracowana do zastosowań embedded, a głównie na potrzeby przetwarzania sygnałów, sieci komputerowych i telekomunikacji. Główni konkurenci to HyperTransport, Infiniband i PCI Express. Technologia RapidIO została opracowana przez i Motorolę (obecnie Freescale), jako rozwinięcie technologii szybkiej wymiany danych pomiędzy pakietami firmy Mercury w tym pakietami przetwarzania sygnałów, pakietami wejścia/wyjścia i pakietami pamięci. (pl) RapidIO — это высокопроизводительный интерфейс передачи данных для соединения микросхем в рамках одной печатной платы, а также для соединения между собой нескольких печатных плат. Данный интерфейс был разработан для применения во встраиваемых системах. Основными конкурентами RapidIO являются HyperTransport, Infiniband и PCI Express, которые, однако, предназначены для решения других задач. Интерфейс RapidIO разработан компаниями и Motorola (ныне Freescale Semiconductor) в начале 2000-х годов, как развитие шины, применявшейся в многопроцессорных системах цифровой обработки сигналов компании Mercury. Спецификации интерфейса RapidIO разработаны организацией «RapidIO Trade Association». На настоящий момент последней версией спецификации является 4. (ru) RapidIO — це високопродуктивний інтерфейс передачі даних для з'єднання мікросхем в рамках однієї друкованої плати, а також для з'єднання між собою декількох друкованих плат. Цей інтерфейс був розроблений для застосування у вбудованих системах. Основними конкурентами RapidIO є HyperTransport, Infiniband і PCI Express, які, однак, призначені для вирішення інших завдань. Інтерфейс RapidIO розроблений компаніями і Motorola (нині Freescale Semiconductor) як розвиток шини, що застосовувалася в багатопроцесорних системах цифрової обробки сигналів компанії Mercury. Специфікації інтерфейсу RapidIO розроблені організацією RapidIO Trade Association. (uk) |
| dbo:thumbnail | wiki-commons:Special:FilePath/RapidIO_logo_fair_use.jpg?width=300 |
| dbo:wikiPageExternalLink | http://www.rapidio.org/ http://opencores.org/project,rio http://www.rapidio.org/specs/current |
| dbo:wikiPageID | 1452173 (xsd:integer) |
| dbo:wikiPageLength | 27478 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1109583084 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Precision_Time_Protocol dbr:PCI_Mezzanine_Card dbr:Pseudorandom_binary_sequence dbc:Local_area_networks dbr:Interlaken_(networking) dbr:10_Gigabit_Ethernet dbc:Serial_buses dbr:Medical_imaging dbr:Optical_Internetworking_Forum dbr:Optical_fiber_cable dbr:Motorola dbr:Baud dbr:Packet_switching dbr:8b/10b_encoding dbr:Toroid dbr:Non-uniform_memory_access dbr:PCI_Express dbr:Electrical_connection dbr:Gigabaud dbr:Hypercube dbc:Computer_buses dbc:Computer_standards dbc:Open_standards dbc:Computer_networking dbr:Advanced_Mezzanine_Card dbr:Advanced_Telecommunications_Computing_Architecture dbr:Bus_(computing) dbr:Copper_wire_and_cable dbr:Mercury_Computer_Systems dbr:Single-board_computer dbr:OpenVPX dbr:Ethernet dbr:XAUI dbr:Spectral_efficiency dbr:VXS dbr:Freescale dbr:Cache_coherency dbr:Time_Triggered_Ethernet |
| dbp:caption | RapidIO - the unified fabric for Performance Critical Computing (en) |
| dbp:external | Yes, Chip-Chip, Board-Board , Chassis-Chassis (en) |
| dbp:hotplug | Yes (en) |
| dbp:name | RapidIO (en) |
| dbp:numdev | Sizes of 256, 65,536, and 4,294,967,296 (en) |
| dbp:speed | Per lane : *1.x: 1.25, 2.5, 3.125 Gigabaud *2.x: added 5 and 6.25 Gigabaud *3.x: added 10.3125 Gigabaud *4.x: added 12.5 and 25.3125 Gigabaud (en) |
| dbp:style | s (en) |
| dbp:width | Port widths of 1, 2, 4, 8, and 16 lanes (en) |
| dbp:wikiPageUsesTemplate | dbt:Advert dbt:Citation dbt:Cn dbt:Computer_bus dbt:Reflist dbt:Short_description dbt:Start_date_and_age dbt:URL dbt:Tone dbt:Infobox_Computer_Hardware_Bus |
| dct:subject | dbc:Local_area_networks dbc:Serial_buses dbc:Computer_buses dbc:Computer_standards dbc:Open_standards dbc:Computer_networking |
| rdf:type | yago:WikicatSerialBuses yago:Artifact100021939 yago:Bus102924116 yago:Conveyance103100490 yago:Instrumentality103575240 yago:Object100002684 yago:PhysicalEntity100001930 yago:PublicTransport104019101 yago:Whole100003553 |
| rdfs:comment | The RapidIO architecture is a high-performance packet-switched electrical connection technology. RapidIO supports messaging, read/write and cache coherency semantics. Based on industry-standard electrical specifications such as those for Ethernet, RapidIO can be used as a chip-to-chip, board-to-board, and chassis-to-chassis interconnect. (en) RapidIO（ラピッドアイオー）は、コンピュータのバス規格のひとつであり、内部バスの高速化を図るためのスイッチング規格である。プロセッサやバス間をRapidIOで接続することにより、従来のパラレル通信より高速化を図れ、マルチプロセッサ、分散処理の高速化に適している。通信機器、基地局、防衛機器の高機能装置のために使われはじめている。 (ja) RapidIO ou RapidIO Interconnect Architecture est un système de communication (bus) à commutation de paquets et à haute performance, permettant d'interconnecter des microprocesseurs sur un circuit imprimé, ainsi que des cartes électroniques indépendantes via des connecteurs. Cette technologie est conçue spécialement pour les systèmes embarqués, pour les marchés du traitement du signal, des réseaux et des télécommunications. RapidIO s'est rapidement diffusé dans les domaines d'application suivants : (fr) RapidIO™ jest wysokowydajną technologią wymiany informacji (sprzęg – ang interface) pomiędzy układami scalonymi na płytach drukowanych, a pakietami pracującymi na wspólnej magistrali. Technologia RapidIO pracuje z zastosowaniem technologii pakietowej, została opracowana do zastosowań embedded, a głównie na potrzeby przetwarzania sygnałów, sieci komputerowych i telekomunikacji. Główni konkurenci to HyperTransport, Infiniband i PCI Express. (pl) RapidIO — это высокопроизводительный интерфейс передачи данных для соединения микросхем в рамках одной печатной платы, а также для соединения между собой нескольких печатных плат. Данный интерфейс был разработан для применения во встраиваемых системах. Основными конкурентами RapidIO являются HyperTransport, Infiniband и PCI Express, которые, однако, предназначены для решения других задач. Спецификации интерфейса RapidIO разработаны организацией «RapidIO Trade Association». На настоящий момент последней версией спецификации является 4. (ru) RapidIO — це високопродуктивний інтерфейс передачі даних для з'єднання мікросхем в рамках однієї друкованої плати, а також для з'єднання між собою декількох друкованих плат. Цей інтерфейс був розроблений для застосування у вбудованих системах. Основними конкурентами RapidIO є HyperTransport, Infiniband і PCI Express, які, однак, призначені для вирішення інших завдань. Інтерфейс RapidIO розроблений компаніями і Motorola (нині Freescale Semiconductor) як розвиток шини, що застосовувалася в багатопроцесорних системах цифрової обробки сигналів компанії Mercury. (uk) |
| rdfs:label | RapidIO (fr) RapidIO (ja) RapidIO (en) RapidIO (pl) RapidIO (ru) RapidIO (uk) |
| owl:sameAs | freebase:RapidIO yago-res:RapidIO wikidata:RapidIO dbpedia-fr:RapidIO dbpedia-ja:RapidIO dbpedia-pl:RapidIO dbpedia-ru:RapidIO dbpedia-uk:RapidIO https://global.dbpedia.org/id/2Ep9E |
| prov:wasDerivedFrom | wikipedia-en:RapidIO?oldid=1109583084&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/RapidIO_logo_fair_use.jpg |
| foaf:isPrimaryTopicOf | wikipedia-en:RapidIO |
| is dbo:wikiPageRedirects of | dbr:SRIO dbr:Serial_RapidIO |
| is dbo:wikiPageWikiLink of | dbr:Scalable_Coherent_Interface dbr:PCI_Mezzanine_Card dbr:OpenFabrics_Alliance dbr:SRIO dbr:List_of_interface_bit_rates dbr:Intel_QuickPath_Interconnect dbr:PowerPC_e600 dbr:PowerQUICC dbr:Network_switch dbr:QorIQ dbr:Coherent_Accelerator_Processor_Interface dbr:CompactPCI_Serial dbr:8b/10b_encoding dbr:PCI_Express dbr:List_of_International_Organization_for_Standardization_standards,_18000-19999 dbr:List_of_PowerPC_processors dbr:Switched_fabric dbr:HyperTransport dbr:Jennic dbr:Jitterlyzer dbr:Advanced_Mezzanine_Card dbr:Advanced_Telecommunications_Computing_Architecture dbr:KOMDIV-32 dbr:KOMDIV-64 dbr:PicoScope_(software) dbr:Pico_Technology dbr:Integrated_Device_Technology dbr:RISC-V dbr:Multi-gigabit_transceiver dbr:Signal_integrity dbr:VPX dbr:SerDes dbr:ISO/IEC_JTC_1/SC_25 dbr:Low-voltage_differential_signaling dbr:Myrinet dbr:NUMAlink dbr:VXS dbr:Serial_RapidIO |
| is dbp:conn of | dbr:Jitterlyzer |
| is foaf:primaryTopic of | wikipedia-en:RapidIO |
