cpu.arm.64.assembler vocabulary - Factor Documentation (original) (raw)

Word

Stack effect

16B

( -- size Q )

2D

( -- size Q )

2S

( -- size Q )

4H

( -- size Q )

4S

( -- size Q )

8B

( -- size Q )

8H

( -- size Q )

ADC

( Rm Rn Rd -- )

ADCS

( Rm Rn Rd -- )

ADDSr

( Rm Rn Rd -- )

ADDV

( Vn Rd size Q -- )

ADDi

( uimm12 Rn Rd -- )

ADDr

( Rm Rn Rd -- )

ADR

( simm21 Xd -- )

ADRP

( simm33 Xd -- )

AL

( -- cond )

ANDSi

( imm64 Rn Rd -- )

ANDi

( imm64 Rn Rd -- )

ANDr

( Rm Rn Rd -- )

ASRi

( uimm6 Rn Rd -- )

ASRr

( Rm Rn Rd -- )

B.cond

( simm21 cond -- )

BIC

( Rm Rn Rd -- )

BL

( simm28 -- )

BLR

( Rn -- )

BR

( Rn -- )

BRK

( uimm16 -- )

Br

( simm28 -- )

CBNZ

( simm21 Rt -- )

CC

( -- cond )

CLZ

( Rn Rd -- )

CMPi

( imm12 Rn -- )

CMPr

( Rm Rn -- )

CNT

( Vn Vd size Q -- )

CS

( -- cond )

CSEL

( Rm Rn Rd cond -- )

CSET

( Rd cond -- )

CSETM

( Rd cond -- )

D

( -- ftype )

DUPgen

( Rn Rd size Q -- )

DX

( -- sf ftype rmode opcode )

D[1]X

( -- sf ftype rmode opcode )

EORi

( imm64 Rn Rd -- )

EORr

( Rm Rn Rd -- )

EQ

( -- cond )

FADDs

( Rm Rn Rd var -- )

FCVT

( Rn Rd svar dvar -- )

FCVTZSsi

( Rn Rd var -- )

FDIVs

( Rm Rn Rd var -- )

FMAXs

( Rm Rn Rd var -- )

FMINs

( Rm Rn Rd var -- )

FMOVgen

( Rn Rd sf ftype rmode opcode -- )

FMULs

( Rm Rn Rd var -- )

FPCR

( -- op0 op1 CRn CRm op2 )

FPSR

( -- op0 op1 CRn CRm op2 )

FSQRTs

( Rn Rd var -- )

FSUBs

( Rm Rn Rd var -- )

GE

( -- cond )

GT

( -- cond )

H

( -- ftype )

HI

( -- cond )

HLT

( uimm16 -- )

HS

( -- cond )

HW

( -- sf ftype rmode opcode )

HX

( -- sf ftype rmode opcode )

LDPpost

( simm10 Rn Rt2 Rt -- )

LDPpre

( simm10 Rn Rt2 Rt -- )

LDPsoff

( simm10 Rn Rt2 Rt -- )

LDRBr

( Rm Rn Rt -- )

LDRBuoff

( uimm12 Rn Rt -- )

LDRHuoff

( uimm13 Rn Rt -- )

LDRl

( simm21 Rt -- )

LDRpost

( simm9 Rn Rt -- )

LDRpre

( simm9 Rn Rt -- )

LDRr

( Rm Rn Rt -- )

LDRuoff

( uimm14/15 Rn Rt -- )

LDUR

( simm9 Rn Rt -- )

LE

( -- cond )

LO

( -- cond )

LS

( -- cond )

LSLi

( uimm6 Rn Rd -- )

LSLr

( Rm Rn Rd -- )

LSRi

( uimm6 Rn Rd -- )

LSRr

( Rm Rn Rd -- )

LT

( -- cond )

MI

( -- cond )

MOVK

( lsl imm16 Rd -- )

MOVZ

( lsl imm16 Rd -- )

MOVr

( Rn Rd -- )

MOVsp

( Rn Rd -- )

MOVwi

( imm16 Rd -- )

MRS

( op0 op1 CRn CRm op2 Rt -- )

MSRr

( op0 op1 CRn CRm op2 Rt -- )

MSUB

( Ra Rm Rn Rd -- )

MUL

( Rm Rn Rd -- )

MVN

( Rm Rd -- )

NE

( -- cond )

NEG

( Rm Rd -- )

NOP

( -- )

NV

( -- cond )

NZCV

( -- op0 op1 CRn CRm op2 )

ORRi

( imm64 Rn Rd -- )

ORRr

( Rm Rn Rd -- )

PL

( -- cond )

RET

( Rn/f -- )

S

( -- ftype )

SCVTFsi

( Rn Rd var -- )

SDIV

( Rm Rn Rd -- )

SMULH

( Rm Rn Rd -- )

STADD

( Rs Rn -- )

STPpost

( simm10 Rn Rt2 Rt -- )

STPpre

( simm10 Rn Rt2 Rt -- )

STPsoff

( simm10 Rn Rt2 Rt -- )

STRpost

( simm9 Rn Rt -- )

STRpre

( simm9 Rn Rt -- )

STRr

( Rm Rn Rt -- )

STRuoff

( uimm14/15 Rn Rt -- )

SUBSr

( Rm Rn Rd -- )

SUBi

( uimm12 Rn Rd -- )

SUBr

( Rm Rn Rd -- )

SVC

( uimm16 -- )

SW

( -- sf ftype rmode opcode )

TSTi

( imm64 Rn -- )

UXTB

( Rn Rd -- )

VC

( -- cond )

VS

( -- cond )

WH

( -- sf ftype rmode opcode )

WS

( -- sf ftype rmode opcode )

XD

( -- sf ftype rmode opcode )

XD[1]

( -- sf ftype rmode opcode )

XH

( -- sf ftype rmode opcode )

encode-bitmask

( imm64 -- Nimmrimms )