内包ゲート - Weblio 英和・和英辞典 (original) (raw)
例文
そしてドレイン電極２の下に位置する半導体層１がゲート配線４に内包されるとともに、ソース電極３の端面と半導体層１の端面とがゲート配線上で交わっていない。例文帳に追加
A semiconductor layer 1 underlying the drain electrode 2 is included in the gate line 4 and the end face of the source electrode 3 does not intersect the end face of the semiconductor layer 1 on the gate line. - 特許庁
アンテナＭＯＳ１をアンテナとして用いるため、ゲートとソース及びドレインを電気的に接続してＭＯＳ型トランジスタが内包するインピーダンスの影響を低減している。例文帳に追加
Since an antenna MOS1 is used as an antenna, a gate is electrically connected to a source and a drain to reduce influences of impedance involved in a MOS type transistor. - 特許庁
内包させる際に、半導体チップに形成したソース電極、ドレイン電極、ゲート電極と、導電性フレーム１０とを電気的に接続させ、その後に、導電性フレーム１０と半導体チップとの隙間に樹脂を封止して封止体２０を構成する。例文帳に追加
Upon encapsulating the semiconductor chip, a source electrode, a drain electrode, and a gate electrode formed in the semiconductor chip are electrically connected to the electroconductive frame 10, and thereafter, a resin is sealed in a gap between the electroconductive frame 10 and the semiconductor chip to configure a sealed body 20. - 特許庁
また、ｐ型ウェル領域５に内包され、半導体層３の表面に露出するように半導体層３内にｎ＋型ソース領域６が形成されており、半導体層３表面における、ｎ＋型ドレイン領域４とｎ＋型ソース領域６との間に介在するｐ型ウェル領域５上には、薄い膜厚のゲート酸化膜７を介して絶縁ゲート８が形成されている。例文帳に追加
Moreover, an n+ source region 6 is formed in the layer 3, in such a way that the region 6 is involed in the region 5 and is exposed to the surface of the layer 3 and an insulating gate 8 is formed on the region 5, which is interposed between the regions 4 and 6 on the surface of the layer 3 via a gate oxide film 7 of a thin film thickness. - 特許庁
ＭＯＳ電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたトンネルＳｉＯ_２層と、該トンネルＳｉＯ_２層上に形成されたＳｉ殻内にＧｅ核を内包した量子ドットと、該量子ドット上及び前記トンネルＳｉＯ_２層上に形成されたコントロールＳｉＯ_２層と、該コントロールＳｉＯ_２層上に形成されたゲート電極層と、を有する。例文帳に追加
The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a tunnel SiO_2 layer formed on the semiconductor substrate, a quantum dot which includes Ge nucleus within Si shell formed on the tunnel SiO_2 layer, a control SiO_2 layer formed on the quantum dot and tunnel SiO_2 layer, and a gate electrode layer formed on the control SiO_2 layer. - 特許庁
例文
本発明にかかる電界効果トランジスタは、第１の半導体層６と当該第１の半導体層６とヘテロ接合した第２の半導体層４とを含む半導体構造と、第１の半導体層６上に形成されたソース電極８、ドレイン電極１０、及びゲート電極９と、第１の半導体層６上に形成された金属内包フラーレンを少なくとも含む保護膜１１と、を有する。例文帳に追加
The field effect transistor includes a semiconductor structure including a first semiconductor layer 6 and a second semiconductor layer 4 in heterojunction with the first semiconductor layer 6, a source electrode 8, a drain electrode 10, a gate electrode 9, each formed on the first semiconductor layer 6, and a protective film 11 including at least a metal-doped fullerene formed on the first semiconductor layer 6. - 特許庁