Программируемый контроллер — SU 1238032 (original) (raw)
СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК1238032 5 В 19/18 ИЕ ИЗОБРЕТМУ СВИДЕТЕЛЬСТВУ ПИС АВТОРС альчикЛ.Н. ФайнГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Особое конструкторское бюростанкостроения(56) Патент США У 4117317,кл, 235-307, опублик. 1979.Программируемый контроллер модели ВОЯСН РС 4000, ВЦП научнотехнической литературы и документации. - Ф Г, М., 1981,(54) ПРОГРАММИРУЕМЫЙ КОНТРОЛЛЕР57) Изобретение относится к регулирующим и управляющим системам общегоназначения и может быть использованодля автоматического управления промышленными объектами, в частности встанкостроении для управления металлорежущими станками, Решается задачарасширения области применения контроллера путем уменьшения длительности выходных сигналов по сравнениюс длительностью полного цикла работыконтроллера, Полный цикл работы контроллера делится на три этапа. Напервом этапе информация о состояниивходов переписывается из блока буферной памяти во входную область памяти блока оперативной памяти, На втором этапе информация из выходкой области памяти блока оперативной памяти переписывается в регистр для выдачи через ключи управляющих сигналов на исполнительные элементы объекта управления. На этом этапе также происходит очистка и подготовка для следующего циклаблока буферной памяти. На третьем этапе происходит ра- . бота по программе, записанной в блоке постоянной памяти.Согласно этой программе происходит обработка в логицеском блоке информации, хранящейся в блоке оперативной памяти.с На этом же этапе происходит запись Е результатов вычислений из логического блока через второй коммутатор в блок оперативной памяти. Параллель но с этим на третьем этапе информация с входов. контролера через входной Я блок многократно записывается в блок буферной памяти. Первый счетчик, подсчитывая импульсы генератора так-. товых импульсов, формирует адрес, подаваемый на входной блок, блок буферной памяти, первый коммутатор и первый дешифратор, Третий счетчик формирует коды управления вторым Ю дешифратором и информационные коды, подаваемые на первый коммутатор, выходкой код которого является адресом блока оперативной памяти. 5 ил.1238032 Сигналыде генер атора 1 гнало на Я о Юе генераторВключеникию д/Г Фи Сигнал каЯ упрао апс.цем Вых. Ъона О Начальная уст.каФмнульсы но Рулрабляющем Вих. дл ка 11,Смерос сч. 2.1 б ИЙлцльсБl на охооесчетчики б йаналы ю Милоде Уеиги(рра(пора 9мерезапись" сиенцы мг Яйаю ое деиирратора 9 Януление" "быбоо Ыгиалы ка Зоихо Юе деюифравора 3 "Рабцла но прогрэе1238032 игмал иа дь С элеемб 8 С де дактор М. Дылын каз 3289/4 ВНИИП по 13035, онзводственно-полиграфическое предприятие, г. Ужгород Проектная,Сигналю иа Ж хаде генералот СигмалЬ на М хаде генщ 7 юдю л1 Миаею Йхвд 1,ЭЯО объеявбСаеавшие асбеых вахвдвв вЕб г 1Сигналы на 3 цде Хо иублвр сигналю ма 6 ох юрагодога элеле Б игмалы ма Рюх длвю 5оставитель Ю, АпаринехредО,Гортвай Корректор С Черни Тираж 836 ПодписноеГосударственного комитета СССРлам изобретений и открытийМосква, Ж, Раушская наб., д. 4/1238032 1Изобретение относится к регулирующим и управляющим системам общего назначения и может быть использовано для автоматического управления промышленными объектами, в частности в станкостроении для управления металлорежущими станками.Цель изобретения - расширение области применения контроллера.На фиг.1 представлена структурнаясхема программируемого кбнтроллера(ПК), на фиг,2 - функциональная схе-.ма логического блока, на фиг.3 -функциональная схема входного блокафна фиг. 4 и 5 - временные диаграммы работы ПК.Контроллер содержит генератор 1тактовых импульсов, первый 2 и второй 3 счетчики, элемент И 4, входнойблок 5, первый коммутатор 6, первыйдешифратор 7, блок 8 буферной памяти, второй дешифратор 9, блок 10постоянной памяти, логический блок11, блок 12 оперативной памяти, выходной регистр 13, элемент 2 И-ИЛИ-НЕ14, второй коммутатор 15, третийсчетчик 16, элемент ИЛИ 17, элемент ИЛИ-НН 18, элемент НЕ 19,ключи20, объект 21 управления,Первый счетчик 2 является счетчиком адреса ПК и представляет собойдвоичный счетчик, имеющий выход переполнения и выходы каждого разряда,образующие кодовые выходы счетчика 2.Количество разрядов счетчика 2 определяется в конечном итоге количеством входов и выходов ПК, выраженныхдвоичным числом (в данном примере оноравно восьми). Второй счетчик 3 является счетчиком команд ПК и представляет собой двоичный счетчик,имеющий кодовые вЬиоды всех, разрядов.,Количество разрядов счетчика 3 определяется числом командных слов, которые мбгут содержаться в блоке 10постоянной памяти (в данном примересоставляет двенадцать), Число первыхвыходов блока 10 постоянйой памятиравно числу операционных разрядов вкаждом слове, записанном в блоке 10(в данном примере равно четырем),число вторых выходов блока 10 постоянной памяти равно двум, а числотретьих выходов равно числу кодовых. выходов первого счетчика 2. Объем памяти блока 1 О постояннойпамяти в данном примере составляет4096 четырнадцатиразрядных слов. 3Число кодовых выходов третьегосчетчика 16 равно двумЧисло выходов первого коммутатора 6 равночислу первых илн вторыхинформационных входов этого коммута-.тора й определяется числом слов;которые могут быть записаны в блоке12 оперативной памяти, в данном примере их число равно десяти.1 О Весь массив памяти блока 12 условно разбит на три равные части - области. Первая область памяти (входная) содержит информацию о состояниивходов ПК в конкретный момент времени. Число слов в этой области определяется числом входов системы и вданном примере составляет 256 однобитовых слов. Вторая область памятиблока 12 оперативной памяти (выходная) содержит информацию о том,. какой из выходов в каком состоянии дол"жен находиться в результате вычислений, проводимых в логическом блоке11, Число слов в этой области памяти 25 определяется числом. выходов системыи в данном примере составляет 256.Третья область памяти (промежуточная) содержит информацию о результатах промежуточных вычислений, производимых в логическом блоке 11. Числослов в этой области памяти выбранотакже 256.Все слова, хранящиеся в блоке 12оперативной памяти, имеют один раз- .ряд, ввиду того, что входная, выход"ная и промежуточная информации имеютодноразрядный,однобитовый характер.Таким образом, весь необходимыйобъем памяти блока 12 составляет в 40данном примере 768 одноразрядныхслов.Дешифратор 7 является выходным дешифратором, Число его выходов, количество разрядов выходного регистра 4513 и число ключей 20 равны между собой и равны общему числу выходов ПК(в данном примере 256).Блок 8 буферной памяти являетсяблоком буферной оперативной памятиПК и служит для хранения информациио состоянии всех входов ПК на периодего основной работы по программе.Число одноразрядных слов, которые могут быть записаны в блоке 8 буферной памяти, равно количествувходов системы и составляет для данного примера 256 слов.Второй коммутатор 15 имеет два1238032 3тояния его управляющего входа: пропуск информации с информационныхвходов на информационный вход блока12 оперативной памяти либо запреттакого пропуска. 5В первом режиме второй коммутатор15 пропускает на информационный входблока 12 оперативной памяти в зависимости от состояния своего адресно-.го входа либо информацию с выхода 1 Облока 8 буферной памяти, либо результаты вычислений с информационного выхода логического блока 11.Во втором режиме во время действия сигнала запрета на управляющемвходе второго коммутатора 15, на информационном входе блока 12 оперативной памяти устанавливается логический нуль,Вычислительные Функции логическо Ого блока 11 выполняет элемент 22 постоянной памяти. Блок 11 также содержитчетыре триггера 23-26,конденсатор 27,дифференцирующие ВЗ-элементы 28 и 29и элемент ИЛИ 30. 25Триггеры 23-26 представляют собой триггеры П-типа, каждый из которых имеет вход синхронизации и информационный вход. Входы синхронизации триггеров 23, 24 и 25 соедине- ЗОны между собой и образуют тактовыйвход блока 11. Выход триггера 25образует информационный выход блока 11,Четвертый выход элемента 2235 постоянной памяти, выходы элемен. та ИЛИ 30 и триггера 26 образуют соответственно первый, второй и третий управляющие выходы логического бло р ка 11.Триггер 26 предназначен для формирования сигнала "Начальная установка", который устанавливает ПК в .исходное состояние после включения питания. Сигнал "Начальная установка" действует в первом рабочем цикле (пол,ном цикле) ПК, следующим за включением питания, и исключает неправиль в ную выдачу управляющих сигналов на объект 21 управления.Четвертый, пятый, шестой и седьмой адресные входы элемента 22 постоянной памяти образуют операцион ные входы логического блока 11, а восьмой адресный вход элемента 22- информационный вход блока 11. 4Таким образом, элемент 22 имеет восемь адресных входов и пять выходов и для данного примера реализации должен иметь емкость 256 пятиразрядных слов.В элементе 22 постоянной памяти заранее записаны результаты всех возможных логических операций, выполняемых над входными данными логического блока 11 с одной стороны и содержимым триггеров 23, 24 и 25 с другой стороны, Вид операции задается из блока О постоянной памяти через операционные входы логического блока 1 1, которые являются также входами элемента 22 постоянной памяти.Триггер 23 предназначен для хранения сигнала блокировки исполнения программы. Триггер 24 предназначен для хранения дополнительной информации. Триггер 25 предназначен для хранения результата предыдущей логической операции и выдачи ее на информационный выход логического блока 11.Кроме того, с четвертого выхода элемента 22 постоянной памяти на первый управляющий выход логического блока 11 поступает сигнал, означающий команду "Вывод", а с выхода элемента ИЛИ 30, образующего второй управляющий выход логического блока 11снимается сигнал, означающий конец третьего этапа работы или запуск. очередного цикла работы ПК.С выхода триггера 26 на третий управляющий выход логического блока 11 поступает сигнал "Начальная установка".Во входной блок 5 входят оптроны 31 адреса, коммутатор 32, входной фильтр, содержащий интегрирующие К 8-элементы 33 и 34 и компаратор 35, а также оптрон 36 тактов, элемент И 37 и выходной оптрон 38.Входные цеви оптронов.31 адреса и оптрона 36 тактов образуют соответственно: адресные и тактовый входы блока 5. Выходы оптронов 31 соединены с адресными входами коммутатора 32, информационные входы которого "соединены с управляемым объектом 21 и образуют информационные входы блока 5 Фильтр, включенный на выходе входного блока 5, служит для защиты кон" тролера от воздействия помех импульс 1238032Короткий продифференцированный импульс, сформированный из этого сигнала с помощью КЗ-элементов 28 и 29 иэлемента ИЛИ 30, с второго управляющего выхода блока 11 устанавливает первый счетчик 2 и третий счетчик 16 в нулевое состояние,обеспечив тем самым начало работы ПК всегда с первого. этапа работы.с 50 55.ного характера, возникающих в линиях связи между управляемым объектом 21 и ПК.Гальваническая развязка входных и выходных цепей ПК и объекта 21 управления осуществляется с помощью входного блока 5 и оптронных ключей 20, что в значительной степени повышает надежность работы ПК. 10Данный ПК работает следующим образом,Полный цикл (Т ) работы контролле- ра делится на три основных зтапа.На первом этапе (Т ) информация 5 о состоянии входов переписывается из блока 8 буферной памяти во входную область памяти блока 12 оперативной памяти.На втором этапе (Т ) информация 20 иэ выходной области памяти блока 12 1оперативной памяти переписывается в регистр 13 для выдачи через ключи 20 управляющих сигналов на исполнительные элементы объекта 21 управ-. 25 ления. Кроме того, на этом этапе происходит очистка и подготовка для следующего цикла блока 8 буферной памяти,На третьем этапе,(Т) происходит работа по программе, записанной в блоке 10. Согласно этой программе происходит обработка в .блоке 11 хранящейся в блоке 12 оперативной памяти информации. Эта информация хранится во входной и промежуточной областях памяти блока 12. На этом же этапе происходит запись результатов вычислений из блока 11 в выходную область. памяти блока 12.40Параллельно с этим на этапе Т информация с входов системы через входной блок 5 многократно записывается в блок 8.После подачи напряжения питания на ПК триггер 26 логического блока 11 устайавливается в единичное состояние и тем самым формирует сигнал "Начальная установка". С первого вылода генератора 1 тактбвые импульсы поступают на счетные входы первЬго и второго счетчиков 2, которые являются счетчиком адреса и счетчиком команд соответственно,Работа первого счетчика 2 не зависит от этапов работы контроллера и на его выходах постоянно формируются двоичные разряды кода адреса.На первом этапе работы ПК третий счетчик 16 установлен в нулевое состояние. Тем самым на выходах второго дешифратора 9 задан код первого этапа, устанавливающий на первом выходе второго дешифратора 9 "1", а на втором и третьем выходе "0". Единичное значение сигнала "1 этап" на первом выходе второго дешифратора 9 через элемент ИЛИ 17 устанавливает на управляющем входе блока 8 буферной памяти "1", а через элемент 2 И-ИЛИ-НЕ 14 устанавливает "0" на управляющем входе блока 12 оперативной памяти во время действия тактовых импульсов с второго выхода генератора 1.Тактовые импульсы на первом и втором выходе генератора 1 сдвинуты по фазе относительно друг друга на 180, чем обеспечивается разделение во.времени смены адреса на адресных входах блоков 8 и 12 памяти и форми- . рование сигнала записи на управляющем входе блока 12 оперативнОй памяти.Сигнал "1 этап" также разрешает второму, коммутатору 15 трансляцию информации с выхода блока 8 буферной памяти на информационный вход блока 12 оперативной памяти во всех циклах работы ПК, кроме первого, следующего за включением питания. На вре мя первого после включения питания цикла "Начальная установка" с третьего управляющего выхода логчического блока 11 устанавливает нуль на выходах выходного, регистра 13 и второго коммутатора 15+Одновременно с этим нулевое значе ние сигнала "3 этап" с третьего выхода второго дешифратора 9 разрешает . прохождение импульсов переполнения первого счетчика 2 адреса на счетный вход третьего счетчика 16 и устанавливает в нулевое состояние второй счетчик 3, запрещая ему счет.Отсутствие сигнала "3 этап" также разрешает первому коммутатору 6О 15 20 25 ЗО 35 40 45 50 55 адреса .трансляцию кода адреса с егопервых информационных входов наадресные входы блока 12 оперативнойпамяти.Двоичныи код с выхода третьегосчетчика 16, соответствующий первому этапу, через вторую группу информационных входов первого коммутатора 6 подается на два старших разряда адресных входов блока 12 оперативной памяти, задавая тем самымвходную область памяти блока 12.Двоичный код адреса с кодовых выходов первого счетчика 2 поступаетна адресные входы блока 8 буфернойпамяти и на первую группу первыхинформационных входов первого коммутатора 6. Тем самым задается один итот же адрес ячейки памяти блока 12внутри его входной области памяти.По мере поступления счетных импульсов с первого выхода генератора1 тактовых импульсов на счетчик 2меняется код адреса на его кодовыхвыходах и по всем адресам входнойобласти памяти блока 12 записываетсяинформация с выхода блока 8 буферной памяти. На первом цикле послевключения питания ПК по этим адресам записывается нулевая информацияв связи с тем, что на выходе второго коммутатора 15 на этом всемцикле установится нуль,По 256-му импульсу первый счетчик2 вырабатывает импульс переполнения, который через элемент И 4 поступает на счетный вход третьегосчетчика 16. Счетчик 16 изменяетсвое состояние на единицу, в результате чего на втором выходе второгодешифратора 9 появляется "1", а напервом и третьем выходах - "О".Этоозначает, что наступил второй этапработы контроллера.Наличие единичного сигнала навтором выходе второго дешифратора 9разрешает запись в выходной регистр .13 с выхода блока 12 оперативной памяти. Нулевое состояние первоговыхода второго дешифратора 9 и первого управляющего выхода логического блока 11 через элемент 2 И-ИЛИ-НЕ14 устанавливают "1" на управляющемвходе блока 12 оперативной памяти,что означает для блока 12 режимсчитывания информации.Запись в выходной регистр разрешена только при отсутствии сигнала Начальная установка" ввиду того, что этот сигнал на выходах выходного регистра 13 устанавливает "О" на протяжении всего первого цикла включения питания ПК.Единичное значение сигнала "2этап" устанавливает "О" на выходеэлемента ИЛИ-НЕ 18, вследствие чего на выходе элемента ИЛИ 17 и на.управляющем входе блока 8 буферной памяти также устанавливается "О".Это означает, что для блока 8 устанавливается на втором этапе режим записи.Счетчик 2 адреса на втором этапепроизводит счет от О до 256, последовательно перебирая все ячейки блока 8 буферной памяти, Так как на управляющем входе блока 8 установлен режим записи информации, а на информационном входе зафиксировано нулевое состояние на всем протяжении второго этапа, во все ячейки памяти блока 8 будут записаны нули. Это означает полную очистку буферной памяти. Таким образом блок 8 будет подготовлен к приему новой информации на третьем этапе,.Одновременно с этим "О" с первого выхода дешифратора 9 поступает на первый вход элемента ИЛИ 17 и совместно с нулевым сигналом на втором входе элемента ИЛИ 17 фиксирует режим записи информации в блок 8 буферной памяти.Третий выход второго дешифратора 9 также имеет на втором этапе нулевое. состояние, разрешая тем самым прохождение импульсов переполнения первого счетчика 2 через элемент И 4 на 1 счетный вход третьего счетчика 16,блокируя второй счетчик 3 команд внулевом состоянии и задавая первомукоммутатору 6 режим трансляции кодаадреса с его первых информационныхвходов на адресные входы блока 12оперативной памяти,Третий счетчик 16 состоянием своих кодовых выходов задает и черезвторую группу первых информационныхвходов первого коммутатора 6 транслирует на два старших адресных входаблока 12 оперативной памяти адресвыходной области памяти этого блока,На первую группу первых информационных входов подается код с вьгходов первого счетчика 2 адреса, тэанс 1238032 1010 лируется через первый коммутатор 6на младшие разряды адресных входовблока 12 оперативной памяти, задавая непосредственно адрес ячейкипамяти внутри его выходной областипамяти.Таким образом, для блока 12 оперативной памяти задан режим считывания из выходной области памяти.Код адреса с кодовых выходов первого счетчика 2, поступая одновременно на адресные входы выходного первого дешифратора 7, адресные входы блоков памяти 2 и 8, позволяетпри переборе состояний первого счетчика 2 от 0 до 256 переписать после"довательно всю информацию из выходной области памяти блока 12 в соответствующие разряды выходного регист Ора 13 во всех циклах работы ПК,кроме первого, после включения питания,вкотором выходной регистр 3 установлен в нулевое состояние сигналом"Начальная установка",25Для исключения неправильной записи информации в выходной регистр13 при смене адреса запись в регистр 13 осуществляется.по заднемуфронту сигнала с первого выхода генератора 1 тактовых импульсов.С выходов регистра 13 управляющиесигналы через ключи 20 подаются наисполнительные элементы объекта 21управления.После того, как первый счетчик 2достигает 256, импульс переполненияс выхода переполнения счетчика 2через элемент И 4 поступает на счетный вход третьего счетчика 16, который изменяет свое состояние на единицу, вырабатывая на своих выходахкод третьего этапа,Этот код поступает на входы второго дешифратора 9, задавая на третьем выходе дешифратора 9 единичноесостояние сигнала "3 этап", а напервом и втором - нулевые состояния,сигналов "1 этап" и "2 этап" соответственно.На третьем выходе второго дешиф-ратора 9 "1" запрещает прохождениеимпульсов переполнения первоГо счет. чика 2 через .элемент И 4 на входтретьего счетчика 16.и одновременно снимает сигнал с входа обнулениявторого счетчика 3 команд, разрешая тем самым ему счет от О до числа 4096. Кроме того, сигнал "3 этап" логической единицей переключает первый коммутатор б на трансляцию сигналов с его информационных входов на адресные входы блока 12 оперативной памяти.Таким, образом, с началом третьего этапа второч счетчик 3 команд, считая от 0 до 4096, состоянием своих кодовых выходов задает на адресных входах блока 10 постоянной памяти адрес очередной команды, хранящейся в этом блоке.Команды или командные слова, хранящиеся в блоке 10, состоят из двух частей; адресной и операционной. Разряды командного слова, образующие его операционную часть, поступаютс первых выходов блока 10 на операционные входы блока 11, задавая тем самым вид операции, выполняемойэтим блоком на протяжении очередной команды.Адресная часть командного слова состоит также из двух частей: два разряда, образующие третьи выходы блока 10, определяют область памяти- блока 12, а остальные разряды адрес ной части команды образуют вторыевыходы блока 10 и задают непосредственно адрес внутри выбранной области памяти блока 12.На первом выходе второго дешифратора 9 "0" на 3 этапе позволяет второму коммутатору 15 транслировать сигнал с информационного выхода логического блока 11 на информационный вход блока 12 оперативной памяти во всех циклах работы, кроме первого, после включения питания, в течение которого на информационном входе блока 12 зафиксирован "0".Одновременно с этим на четвертом входе элемента 2 И-ИЛИ-НЕ 14 устанавливается также "0", что позволяет сигналу с первого управляющего выхода блока 11 задавать на управляющем входе блока 12 оперативной памяти режим записи или считывания: нуль на управляющем входе блока 12 означает для него резям записи, а единица - режим считывания. Для блока 8 буферной памяти режимы задаются аналогично.Для исключения неправильной записи информации в блок 12 оперативной памяти при смене адреса в первом счетчике 2 на первом этапе и25 формировании команды "Вывод" на третьем этапе работы ПК запись в блок 12 осуществляется по сигналу с второго выхода генератора 1 тактовых импульсов.На третьем этапе запись в блок 12 оперативной памяти разрешается только тогда, когда очередной выбранной командой из блока 10 постоянной памяти является команда вывода результата предыдущей логической операции из логического блока 11. В этом случае на первом управляющем выходе логического блока 11 появляется15 единица, установливающая тем самым йа управляющем входе блока 12 оперативной памяти "0".Для остальных логических операций, выполняемых логическим блоком 11, на его первом управляющем выходе устанавливается нуль, а на управляющем входе блока 12 оперативной памяти соответственно единица, что означает для него режим считывания.Во время третьего этапа, составляющего основное время работы ПК, происходит непосредственно работа по программе, записанной в блоке 10 постоянной памяти, адреса которого30 последовательно перебираются первым счетчиком. Команды, хранящиеся в блоке 10 постоянной памяти, своей операционной частью задают внд логической операции, которую должен выполнить логический блок 11 над информацией, поступающей .на информационный вход блока 11 с выхода блока .12 оперативной памяти, Адрес этой информации в блоке 12 содержится в адресной части командного слова.Для непосредственно логических операций, таких как И, ИЛИ, И; ИЛИ, И-ИЛИ, ИЛИ-И, АоВ, АоВ, а также ЗАГРУЗКА, адрес в командном слове задается во входной или промежуточ.ной области памяти блока 12, т,е. задается адрес той ячейки памяти блока 12, в которой хранится информация, над которой нужно выполнить заданную в командном слове операцию.Для команды вывода адресная часть командного слова содержит адрес ячейки памяти блока 12, т.е. задается адрес, той ячейки памяти блока 12, куда нужно записать результат предыдущей операции из логического блока 11, который поступает с информационного входа блока 11 через;второй коммугатор 15 на информационный вход блока 12 оперативной памяти.На втором этапе на втором рходе элемента ИЛИ 17, на втором входе элемента ИЛИ-НЕ 18 и на входе элемента НЕ 19 устанавливаются "0".Это позволяет входной информации с выхода входного блока 5, пройдя через элемент ИЛИ-НЕ 18 и элемент ИЛИ 17 на управляющий вход блока 8 буферной памяти, задавать своим состоянием режим работы блока 8.Если входная информация придет логической единицей, то на управляющем входе блока 8 установится логический нуль, что означает для блока 8 режим записи. Если входная информация придет логическим нулем, то на управляющем входе блока 8 установится логическая единица,что означает для него режим считывания.Так как на третьем этапе на.входе элемента НЕ 19 устанавливается "О", то на информационном входе блока 8 буферной памяти будет в течение всего третьего этапа "1". При единичной входной информации эта единица будет записана в блок 8 по очередному адресу, вырабатываемому счетчиком 2, который работает постоянно, независимо от этапа. При нулевой входной информации, так как для блока 8 будет установлен режим считывания, по очередному адресу не будет записана единица, а сохранится нуль, записанный на предыдущем этапе.За время третьего этапа счетчик 2 успеет многократно просчитать все адреса с 0-го по 25 б-й и таким образом информация, записываемая в. блок 8 буферной памяти на 3 этапе, будет многократно обновляться, причем если во время всего третьего этапа хотя бы один раз на соответствующем входе входного блока 5 появится единица, она будет записана в соответствующую ячейку памяти блока 8 и будет там находиться до следующего второго этапа, на котором все .ячейки памяти блока 8 будут обнулены.В конце программы работы системы,- которая записана в блоке 10 постоянной памяти и по которой работает система на третьем этапе, ставитсяспециальная команда "Конец программы". По этой команде на втором уп 3 1238032ранляющем ныходе логического блока11 формируется сигнал конца программы логической единицей и дополнительно на первом цикле послевключения питания с третьего управляющего выхода блока 11 снимаетсясигнал "Начальная установка". О Нулевое состояние разрядов третьего счетчика 16 устанавливает напервом выходе второго дешифратораи и9 1 , а на втором и третьем еговыходе - "0". Это означает, что очередной цикл работы ПК завершился,а для всей системы вновь началсяпервый этап, этап ввода информациив блок 12 оперативной памяти из блока 8 буферной памятиТаким образом, на первом цикле работы контроллера после включения питания в устройстве происходит начальная установка блоков в исходное состояние. Это обеспечивает начало работы ПК всегда с первого этапа, этапа ввода информации, и исключает25 прием и выдачу неверной информации в начале работы ПК объектом 21 управления. На втором цикле после включения питаний ПК в регистр 13 также запишется нулевая информация, так как на первом цикле была обнулена выходная область памяти блока 12,Таким образом, после двух циклов работы контроллера, следующих за включением питания, достоверная информация установится на входах объ екта 21 управления.Логический блок 11 работает следУющим образом.При включении питания ПК триггер 26 устанавливается в единичное сос тояние с помощью конденсатора 27, формируя на третьем управляющем выходе блока 11 сигнал "Начальная установка", а на втором управляющем выходе блока 11 сигнал конца третьего 45этапа или начала цикла.По сигналу с первого выхода генератора 1 счетчик 3 изменяет свое состояние и очередное командное слово считывается с выходов блока 10 50На адресные входы элемента 22 поступает операционная часть командного слова, задающая нид операции, информация с информационного выхода блока12 оперативной памяти и с выходов 55 триггеров 23, 24 и 25. Совокупностьзначений сигналов на адресных входах элемента 22 позволяет выбрать записанное в нем пятиразрядное слово.Это слово содержит информацию о состоянии, в которое нужно установитьтриггеры 23, 24 и 25 в результатезаданной операции, а также значение сигналов на первом и втором управляющих выходах блока 11 н зависимости от вида операции. Йо очередномутактовому импульсу с второго выходагенератора 1 триггеры 23, 24 и 25запоминают состояние первого, второго и третьего выходов элемента 22.При приходе следующего командногослова информация, хранимая в триг"герах 23, 24 и 25, участвует в формировании адреса нового пятиразрядного слова, хранящегося в элементе 22.При приходе кода очередной операции, означающей конец программы, напятом выходе элемента 22, т,енавтором управляющем выходе блока 11,устанавливается сигнал "Конец программы", по которому прекращаетсятретий этап работы, На первом послевключения питания цикле по этому жесигналу с третьего управляющего выхода блока 11 снимается сигнал "Начальная установка".На первом и втором этапах работыконтроллера первый счетчик команд об.нулен и его счет заблокирован. Вблоке 10 постоянной памяти по нулевому адресу записаны также все нули.Этот код через элемент 22 блока 11задает нулевые состояния триггеров23, 24 и 25 и нули на первом и втором управляющих выходах логическогоблока 11 в течение первого и второго этапов.Входной блок 5 работает следующимобразом.На адресный вход блока 5 поступает восьмиразрядный код с выхода пер"вого счетчика 2 адреса. При изменении этого кода коммутатор 32 последовательно опрашивает выходы объекта21 управления и подключает их навход фильтра. Фильтр пропускает сигналы, длительность которых соответствует заданной постоянной времени,и не пропускает короткие импульсныепомехи,При опросе конкретного выхода объекта 21 управления, на котором присутствует единичная информация,на выходе блока 5 по приходу сигнала на тактовый вход блока 5 формируется15 1238032 высокий уровень, записывающий еди" ницу в блок 8 буферной памяти.Адрес, по которому произойдет запись, соответствует адресу входа объекта 21 управления.Уменьшение длительности входных сигналов позволяет расширить область применения контроллера. Данный программируемый контроллер обеспе" чивает непосредственную стыковку 1 О станка с магазином инструментов и исключает необходимость использования для этих целей дополнительных стыковочных блоков с магазином инструментов, что упрощает конструкцию 5 станка, вследствие чего повышается надежность и снижается стоимость станка. ПК обеспечивает обработку сигналов от управляемого объекта, имеющих длительность, меньшую, чем 20 время полного цикла работы ПК. Формула изобретенияПрограммируемый контроллер, содержащий генератор тактовых импуль сов, три счетчика, блок постоянной памяти, логический блок, входной блок, два коммутатора, элемент И, элемент 2 И-ИЛИ-НЕ, блок оперативной памяти, два дешифратора, выходной ре-ЗОгистр и ключи, причем первый выход генератора тактовых. импульсов соеди нен со счетными входами первого и второго счетчиков и с первым управляющим ВхОдОм перВОго дешифратора,вто рой выход генератора соединен с тактовым входом логического блока, с вторым и третьим входами элемента 2 И-ИЛИ-НЕ и с тактовым входом входного блока, выход переполнения первого 40 счетчика подключен к прямому входу элемента И, кодовые выходы первого счетчика соединены с адресными входами входного блока, с первой группой первых информационных входов первого 45 коммутатора и с адресными входами первого дешифратора, вход обнулениявторого счетчика соединен с адресным входом первого коммутатора, синверсным входом элемента И и с третьим выходом второго дешифратора,кодовые выходы второго счетчика сое-динены с адресными входами блока постоянной памяти, первые выходы которого подключены к операционным Входам логического блока, вторые выходы - к первой группе вторых информа"ционных входов первого коммутатора,16а третьи выходы - к второй группе вторых информационных входов первого коммутатора, выходы первого коммутатора со;:.Динены с адресными входами блока оперативной памяти, информационный выход которого соединен с информационными входами выходного регистра и логического блока, первый управляющий выход, логического блока соединен с первым входом элемента 2 И-ИЛИ-НЕ, информационный Выходс первым информационным входом второго коммутатора, второй управляющий выход - с входами обнуления первого и третьего счетчиков, а третий управляющий выход - с управляющим входомвторого коммутатора и входом обнуления выходного регистра, счетный входтретьего счетчика соединен с выходомэлемента И, а кодовые выходы - с второи группой первых информационныхвходов первого коммутатора и с входами второго дешифратора, первый выход которого соединен с четвертымвходом элемента 2 И-ИЛИ-НЕ и с адресным входом второго коммутатора, авторой выход - с вторым управляющимвходом первого дешифратора, информационный вход блока оперативнойпамяти соединен с выходом второго ком"мутатора, а управляющий вход - с выкодом элемента 2 И-ИЛИ-НЕ, выходыпервого дешифратора соединены с управляющими входами выходного регистра, выходы которого .через ключи соединены с входами управляющего объекта, выходы которого соединены с ийформационными входами входного блока,о т л и ч а ю щ и й с я тем, что, с целью расширении области применения устройства, в него введены элементы ИЛИ-НЕ, ИЛИ, НЕ и блок .буферной памяти, при этом первый вход элемента ИЛИ-НЕ подключен к выходу входного блока, второй вход " к второмувыходу второго дешифратора и к входуэлемента НЕ, а выход - к первомувходу элемента ИЛИ, второй вход которого соединен с первым выходом второго дешифратора, а выход подключен.к управляющему входу блока буфернойпамяти, Выход элемента НЕ подключенк информационному входу блока буфер-.ной памяти, адресные входы которогосоединены с кодОвыми выходами первого счетчика, а выход соединен с вторым информационным входом второгокоммутатора.