Многоканальное устройство для ввода информации — SU 1536369 (original) (raw)
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК б Р 3./05 ОПИСАНИЕ ИЗОБРЕТЕНИ д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ занов о С 19 ССС 198 ГОСУДАРСТВЕННЫЙ КОМИТЕТОО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР(5 ) ИИ 01 ОКАНАД 1 НО УСТРОИСТВОВВОДА ИНФОРМАЦИИ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в различныхсистемах диагностики, прогнозирования и контроля состояния энергетического оборудования. Целью изобретения является повьппение быстродейст9 20Тогда при подаче на вхо,ц 27 сигналовгенераторов 11 тактовых импульсов счастотой следования 1 МГц на выходахсчетчиков получают следующую последовательность частот дискретизации.На.четырех выходах первого счетчика сформируются частоты 500, 250, 125,100 кГц, на четырех выходах второгосчетчика - 50, 25, 12,5, 10 кГц,на выходах третьего счетчика - 5,2,5,1,25,1 кГц, на выходах четвертогосчетчика - 500, 250, 125, 100 Гц,Выбор нужной частоты дискретизации осуществляется регистрами 92и 87.Регистры 90, 91 формируют частотыдискретизации, т.е, изменяют сеткучастот за счет изменения содержимого двоично-десятичных счетчиков блока 6.Рассчитаем максимальное количество зон памяти, с которым может работать блока 1, каналы 12-1, 12-И.Регистры 87-92 являются общимидля устройства. Их количество равношести.Регистры и счетчики 77-80 управляют работой только одного блока12-1. Их число равно четырем, Приувеличении количества работающих .блоков 9-И, 12-И число регистров(счетчиков) должно быть увеличено.Так как адресация к регистрам,счетчикам 77-80, 87-92 осуществляется разрядами адреса А 1. А 5, тоЭВМ может адресоваться к 32 регистрам счетчикам, Тогда общее число ре-.гис ров, счетчиков, управляющих работой блока 10 1 2-1, .12-И, равно 32-6 = 26. Следовательно, адресное поле блока 1 может обеспечить одновременную работу каналов .12-И,32 - 6И - 6где И - максимальное число кана 1лов 12-И.Ограничительным условием дляувеличения числа работающих групп каналов 12-1, 12-И является требование к скорости работы аналогового буфера и буфера АЦП блока преобразования данных,Эти буферы должны работать со скоростью, равной частоте дискретизации. Для обеспечения этого требования необходимо, чтобы блок 10 успевал за время, равное периоду частоты дискретизации, записать в 19 153636элемент 84 сравнения. Прн этом произойдет сравнение входов А и В, Входы В элемента сравнения подсоециненык "1" на управляющий вход А=В подан5сигнал ПЗХ=1;При срабатывании элемента 84 сравНения на его обратном выходе появится "0, т,е, сформируется сигнал Конец работы 1. Этот сигнал поступаетна один из входов элемента ИЛУ 85, на,другой вход которого поступает сигнал "Сброс", На выходе элемента ИЛИ85 сформируется сигнал "Сброс","Конец работы, который установит уст ройство в исходное состояние. Послеснятия ЭВМ сигнала ПЗХ входы А=В, иА и В элемента сравнения 84 изменятсвое состояние, что приведет к изменению состояния выхода этого элемента сравнения с "0" на "1", т.е, сигнал "Конец работы" снимется.Регистры 87-92 являются регистрами, управляющими работой блоков устройства,Структура регистра 88 управленияследующая, два разряда задают режимработы блока 5 (входы 31, 50-3, остальные шесть разрядов могут быть ис-.пользованы для Формирования с:ягналов 30включения групп блоков 9-1 12-1,9-И 12-И, Активное состояние выходов регистра обеспечивается установкой вСтруктура регистра 89 адреса обеспечивает подключение 256 аналоговыхсигналов (2 ) . Подк;".чаются выходырегистра 89 к адресным входам муль-:типлексоров 14 (входы 39-1, 39-И),На фиг, 6 показано, что число разрядов во входах 39-1 39-И равно 4.Это обеспечивает подключение 16 аналоговых, сигналов к входам мультиплексора каналов 12-1, 12-И,При необходимости подключения(коммутации) большего числа аналоговых входов выходы регистра 89 распаиваются непосредственно на адресныхвходах аналогового коммутатора 14блоков 12-1, 1 2-И (на фиг.1 не по- БОказано).Структурарегистров 90-92, 87 Формирования и выбора частоты дискретизации определяется построением блока 6. 55Пусть блок 6 содержит четыре 4-раз"рядных последовательно соединенных двоична-деся тичных счетчика. Содержимое1 идвоично-десятичных счетчиков равно 021 153636922 память данные преобразования от 0 зовании в устройстве АЦП с любым врегрупп каналов 12-1, 12-И. менем преобразования. Кроме того, в устройстве обеспеФчена возможность подключения и параллельной работы М блоков преобразования данных, запускающихся не Пусть блок 10 имеет время записи Т = 2 мкс, период частотыВамдискретизации Т д = 10 мкс, тогда Н = = 5, где Н - допустимое число каналов 12-1, 12-И, при котором усттолько от внутреннего источника форройство обеспечивает работу с замирования частоты дискретизации, но данным быстродействием. 1 ОДругим фактором, влияющим на скорость работы устройства, является требование к выбору объема аналогового буфера и буфера АЦП.Объем буферов выбирается следующим образом.Согласно фиг,5 время обработки одной порции (выборки) аналоговой информации, зафиксированной в ячейке аналогового буфера, равно и от различных внешних источников,что важно при работе устройства в реальных условиях. Формула из о брет ения 15 20 д==1+ - (2) + Т ТТ,40 где Т+ТА=Т - общее время обработкиобщодной порции аналого-.вой информации,501=1+ =б10 45 При таком количестве ячеек в аналоговом буфере и буфере АЦН устройство обеспечивает обработку анало,говой информации со скоростью, равной 1000 кГц (при Тд = 10 мкс). 50 Таким образом, предлагаемое устройство позволяет осуществлять обработку аналоговых сигналов с частотой дискретизации, не зависящей от времени преобразования АЦП.Обеспечение заданного быстродействия может быть получено при исполь 55 где Т - время обработки одной порции аналоговой информацииТ 4 - время фиксации в ячейке аналогового буфера;Тац - время записи данных преобразования от Б каналов 12-1,12-И.Пусть Т- Т д - 10 мкс, Т,=НТ , еслибы=5, Т ап=2 мкс,то Т = 10 мкс. Для построения бу 1 запфера выбираем АЦП среднего быстродейс Т а= 30 мкс, тогда Т. рах определяется по формуле (23 1. Многоканальное устройство для ввода информации, содержащее блок сопряжения, блок управления, первый и второй триггеры, первый элемент ИЛИ, блок Формирования частот дискретизации, блок памяти, генератор тактовых импульсов, каналы приема, каждый нз которых содержит усилители, входы которых являются аналоговыми входами устройства, и аналого-цифровые преобразователи, адресные, информационные и управляющие входы блока сопряжения соединены соответственно с адресными, информационными и управляющими шинами для подключения к ЭВМ, выходы блока памяти соединены с информационной шиной для подключения к ЭВМ, первый выход блока сопряжения соединен с первым входом первого элемента ИЛИ, выход которого соединен с установочным входом блока формирования частот дискретизации, тактовый вход которого соединен с выходом генератора тактовых импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства и расширения области применения за счет установления частоты дискретизации от внешних источников, в него введены блок выбора источника дискретизации, второй элемент ИЛИ и блок опроса канала, а в каждый канал приема - мультиплексор, элемент И, элементы памяти, группа ,мультиплексоров, третий элемент ИЛИ, первая, вторая и третья группы элементов И, причем в каждом канале выходы усилителей соединены с информационными входами мультиплексора, выход которого соединен с информационными входами элементов памяти, выходы которых соединены с информационными входами соответствующих аналогоцифровых преобразователей, выходы готовности которых соединены с входами23 153 б 36924 роса канала, а выходы первой группы - с входами запуска блоков опроса канала и входами первой группыэлементов И третьей группы, первымивходами элементов И, управляющимивходами мультиплексора, выходы второй группы блока сопряжения подключены к адресной шине для подключения к ЗВИ, тактовые входы блока сопряжения соединены с выходами пер 11, выхоц третьего элемента ИЛИ соеди вой группы блока управления, выходы блоков опроса канала и тактовый вход 55 го является вторым выходом блока,выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом второго элемента ИЛИ, выход которого соединен стактовым входом первого триггера,блока управления соединены с выходом генератора тактовых импульсовпятый выход блока сопряжения соединен с вхоцами разрешения блоков опГретьего элемента ИЛИ и входами первой1"руппы элементов И первой группы, информационные выходы аналого-циФровых преобразователей соединены с информа 5 ционными входами соответствующих мульГиплексоров группы, выхоцы которых соВдинены с входами первой группы элементов И второй группы, входы второй Группы элементов И первой и второй 1 О Групп соединены с выходом элемента Вен с управляющими входами мультиплексоров группы и выходы первой группыэлементов И третьей группы соединены 1 Вс вхоцами запуска соответствующих аналого-цифровых преобразователей а выходы второй группы - с управляющимивходами соответствующих элементов памяти, первый выход блока сопряжения 2 рсоединен с входами установкгл первогои второго триггеров, второй выход бло"ка сопряжения соединен с тактовым входом первого триггера, инверсньй выходкоторого соединен с тактовым входом 2 Ввторого триггера, а прямой выход - свторым входом первого элемента ИЛИ,выход которого соединен с установочными входами блока выбора источникадискретизации и блоков опроса канала, ЗОинформационные входы блока выбора источника дискретизации являютсявходами задания частоты,цискретизацииустройства, вход запуска блока выбора.источника дискретизации является входом запуска устройства третий выхо,цблока сопряжения соеден с управляющим входом блока выбора источника дискретизации, а четвертый выход - с вхо-. дом разрешения блока выбора источника 46дискретизации, первый выход ксторогосоединен с входом запуска блока норвмирования частот дискретизации, управляющие входы которого соединены свыходами четвертой группы блока сопряжения, второл выход блока выбораисточника дискретизации соединен свходом запуска блока управления, атретий выход - с первым вхоцом второго элемента ИЛИ выход которого сое 5 Одинен с первыми тактовыми входами блоков опроса канала, а второй входсвыходом блока формирования частот дискретизации, вторые тактовые входы элементов И первой группы соединеныс вхоцами конца преобразования соответствующего блока опроса канала,выходы первой, второй и третьей группблока опроса канала соединены с входами второй, третьей и четвертойгрупп элементов И третьей группы,выходы третьей группы блока опросаканала соединены с адресными входами мультиплексоров группы, выходывторой группы блока управления соединены с вторым входом соответствующего элемента И, выходы третьихэлементов И соединены с входами запросов блока управления, выход которого и управляющий вход блока памяти подключены к управляющей шинедля подключения к ЗВМ, информационные входы которого и выходы элементов И второй группы подключены к информационной шине для подключения кЗВМ, адресные входы блока памятисоединены с адресной шиной для подключения к ЗВХ, выход второго триггерасоединен с управлякщей шиной для под ключения к ЗВЧвыходы третьей группыблока сопряжения соединены с адресными вхоцами соответствующих мультиплексоров.2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок выбора источника дискретизации содержит элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ, четыре элемента ИЛИ, элемент ИЛИ-НЕ, элемент И, два триггера, первые входы первого и второго элементов ИЛИ и входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются информационными входами блока, один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является вторым входом первого элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которо36369 26входом блока, второй вход элемента И - входом запуска блока, выходэлемента И соединен с тактовым входом триггера выход которого соедиУанен с входом записи первого счетчика,установочные входы которого подключены к шинам логической единицы и логического нуля, выход переполнения 10 которого подключен к входу установки в пО" триггера и.первому входуэлемента ИЛИ, выход которого соединенс входом сдвига сдвигового регистра,выходы которого соединены, с входами 15 первой группы, элементов И.группы иэлементов ИЛИ-НЕ группы, вход выборарежима сдвигового регистра, второйвход элемента ИЛИ, входы установкив 1" счетных триггеров и вход уста новки в "О" второго счетчика являютсяустановочным входом блока, вход записи сдвигового регистра и тактовыйвход второго счетчика соединены с одним из входов сдвигового регистра, 25 входы второй группы элементов И группы являются входом разрешения блока,а выходы - выходами первой группыблока, входы второй группы элементовИЛИ-НЕ группы являются входами конца З 0 преобразования блока, а выходы соединены с тактовыми входами соответствующих счетных триггеров, прямые выходы которых соединены с входами элемента ИЛИ-НЕ, выход которого соединен со счетным входом второго счетчика, выходы которого являются выходамитретьей группы блока, инверсные выходы счетных триггеров являются выходами второй группы блока, установоч ный вход второго счетчика подключенк шине логического нуля, установочныйвход сдвигового регистра - к шинелогической единицы, а установочныевходы группы - к шине логического ну ля. 5055 25 15 прямой выход которого соединен с вторым входом элемента И, а инверсный выход - с первым входом третьего элет мента ИЛИ, выход которого является третьим выходом блока, .вхрд установки в "О" первого триггера и вход установки в "1" второго триггера являются входом установки блока, вьцод второго триггера соединен с вторыми входами третьего элемента ИЛИ и элемента ИЛИ-НЕ, выход которого является первым выходом блока, первые вхо- ды элемента ИЛИ-НЕ, и четвертого элемента ИЛИ являются входом запуска блока, второй вход четвертого элемента ИЛИ является управляющим входом блока, выход четвертого элемента ИЛИ соединен с тактовым входом второго триггера, информационные входы первого и второго триггеров подключены соответственно к шинам логической единицы и логического нуля.3. Устройство по п. 1, о т л и - ч а ю щ е е,с я тем, что блок управ" ленин содержит счетчик, дешифратор, мультиплексор, две группы элементов И, элемент ИЛИ, выход которого является выходом блока, вход счетчика является тактовым входом блока, выходы старших разрядов которого соединены с информационными входами дешифратора и адресными входами мультиплексора, информационные входы которого являются входами запросов блока, управляющий вход дешифратора является входом запуска блока выходы дешифратора соединены с входами первой группы элементов И первой группы, выходы которых соединены с входами первой группы элементов И второй группы и являются выходами первой группы блока, выход мультиплексора и выход младшего разряда счетчика соединены соответственно с входами второй группы элементов И первой и второй групп, выходы элементов И второй группы соединены с входами элемента ИЛИ и являются выходами второй группы блока.4. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что каждый блок опроса канала содержит триггер, сдви 1говый регистр, два счетчика, элемент И, группу элементов И, элемент ИЛИ, элемент ИЛИ-НЕ, группу элементов ИЛИ-НЕ, счетные триггеры, счетный вход первого счетчика является вторым тактовым входом блока, первый вход элемента И - первым тактовым 5, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок сопряжения содержит дешифратор, первый элемент сравнения, первую группу элеметов И, элементы НЕ, элемент ИЛИ, шесть регистров и узлы управления, каждый из которых содержит седьмой и восьмой регистры, первый и второй счетчики, второй элемент сравнения, вторую группу элементов И, выходы которых являются выходами второи группы блока, выходы седьмого и восьмого регистров соединены с входами28 15363 69 27первой группы второго элемента суавНения,выходы первого и второго счетчиКов соединены с входами первой группы, элементов И второй группы и вхо 5 дами второй группы второго элемента сравнения, информационные входы регист. ров и установочные входы счетчиков являются информационными. входами блока, счетные входы первого и второго счет О чиков и входы второй группы элементов И второй .группы являются тактовыми входами блока, управляющие входы ,дешиФратора, первого и второго элементов сравнения и первый вход элемента ИЛИ являются управляющими входами блока, один из управляющих входов блока является цятым выходом , блока, информационные входы, дешифратора являются адресными входами бло О , ка, выходы группы которого соединены с входами записи соответствующих регистров и счетчиков, выход дешиф,эатора является вторым выхоцом блока, выходы второго элемента сравнениякаждого узла управления соединены свходами элементов НЕ и первого элемента сравнения, входы второй группыкоторого соединены с шиной логическойединицы, выходы элементов НЕ соединены с входами первой группы элементовИ первой группы, выход первого элемента сравнения соединен с вторымвходом элемента ИЛИ, выход которогоявляется первым выходом блока, выходы группы первого регистра соединеныс входами второй гругпы элементов Ипервой группы, выходы которых являются выходами первой группы блока, первый и второй выходы первого регистраявляются соответственно: третьим и чет-:вертым выходами блока, выходы второгорегистра являются выходами третьейгруппы блока, выходы третьего, четвертого,.пятого и шестого регистровявляются выходами четвертой группыблока,1536369 рузк истр дрес аоны Не Зонааполиен ие сигиаюценвИ-Ц К):=ОИТб сезо- зотн грузка еистр апор микраВК КК-ак НееТЗХ: О 7 Загрузкарегистроозлеиеита 76-1 Загрузкарегистродмекеняа 7 б-М Все злеиенвы агружень(Уцпанобка блока 4о исходноесостояние Счетцикоб) (бцетциноо) Загрузка регистра 8 У Загрузка регистра УО Загрузкаегистра У/ Загрузкаееистра УЯ Устано ка труггера Я УетПЗХ=7 Вы ацауяра лгйих Юаздейста й зр исто Записьинформации зону псидви Форииро анисигналаКоне ааль ВыдацасиенапрКонт раооты" о.ст ойстоотаиоока б д парата устаноокаомпа ато Р рДыхамиЮ.О"15363 б 9 аказ 10 и ГКНТ С омит ет осква.,Гагарина, 101 едактор И. Недолуже НИИПИ Государственно 11303оизвопственно-.издатель 3 аирузка сва 8 О дйзОО Кдl ю аФеж ФЮ 3 ОЯзкО Ила 80 байи юлю 80 адРВса (О Яазрув ст 8 дйЮШбКОМ 1 ОИ ОфдСВ Ж Зы,Рйиб Жм йй 80 бОЙЯО исав адресаОЙРЗКО ОИО 80 ЮЯд кОИ( КО ОдйсйРЬ ЙЯЯзкО РУлГ БОШПб НОЧИ . аоесай 7с ЩАЖУ ОО8 О бОМЯО ИУ рога адреса оставчтель И, Карпова Техред Х,.Ходанич о изобретениям и открытиям35, Раушская наб д, 1/5 кий комбинат "Патент", г. Ужгоро Корректор И.Шароаи1536369 вия устройства и расширение областиприменения за счет установления частоты дискретизации от внешних источников. Многоканальное устройство дляввода информации содержит блоксопряжения, триггеры 2 и 3, элементыИЛИ 4 и 7 блок 5 выбора источникадискретизации, блок 6 формированиячастоты дискретизации, блок 8 управления, блоки 9 опроса канала., блок10 памяти, генератор 11 тактовых импульсов, каналы 12 приема, каждый изкоторых содержит усилители 13, мультиплексор 14, элемент И 15, элементыИ групп 16, 20 и 22, мультиплексорыгруппы 19, элементы памяти 17, анаИзобретение относится к автоматике и вычислительной технике и может быть использовано в различныхсистемах диагностики, прогнозирования и контроля состояния энергетического оборудования.Цель изобретения - повышение быстродействия устройства и расширениеобласти применения за счет установления частоты дискретизации о. внеш,них источников,На фиг. 1 представлена структурная схема устройства на фиг. 2схема блока выбора источника дискре 35тизации, на Фиг, 3 - схема блока управления; на фиг,4 - схема блока опроса канала; на фиг. 5 - временнаядиаграмма процесса преобразования;на фиг. 6 - схема блока сопряжения,на Фиг. 7 и 8 - алгоритм функционирования блока сопряжения.На Фиг, 1 обозначены блок 1 сопряжения, первый триггер 2, второй триггер 3, первый элемент ИПИ 4, блок5 выбора источника дискретизации,блок 6 формирования частот дискретизации, второй элемент ИЛИ 7, блок 8управления, блоки 9-1, ,9-И опросаканала, блок 10 памяти, генератор 11гтактовых импульсов, каналы 1.-1.12-Н приема, каждый из которых состоит из усилителей 13, мультиплексора 14, элемента И 15, третьей группыэлементов И 16, элементов памяти17-1,17-1., аналого-циФровых преобразователей (АЦП) 1 8-118-1.,группы мультиплексоров 19 второй группы лого-цифровые преобразователи (АЦП)18, элемент ИЛИ 21. Многоканальноеустройство для ввода информации может осуществлять обработку аналоговыхсигналов с любой частотой дискретизации при использовании АЦП с любымвременем преобразования. Устройство работает с несколькими одновременно работающими каналами 12 приема,которые могут обрабатывать различныеаналоговые сигналы, Кроме того, устройство позволяет осуществлять дискретизацию аналоговых сигналов отвнешних источников, например цифрового или дискретного датчиков. 4 з.п.ф-лы, 8 ил 1 табл. элементов И 20, третьего элемента ИЛИ 21, и первой группы элементов И 22, магистраль, состоящую из шины 23 адреса двунаправленной шины 24 данных, шины 25 управления, обозначены также входы и выходы блоков и устройства 26-50. Кроме того, не оцифрованы аналоговые входы каналов 12-1 12-И приема, управляющий вход "Запуск", кроме того, шина 25 управления содержитсигналы "Сброс", Запись, Подтверждение захвата", "Захват".Блок 5 выбора источника дискретизации(фиг.2) содержит элемент ИСКЛЮЧАЮЩЕЕ .ИЛИ 51, элементы ИЛИ 52-54, триггеры 55 и 56, элемент И 57, элемент ИЛИ-НЕ 58, элемент ИЛИ 59.Блок 8 записи (фиг.3) содержит счетчик 60, дешифратор 61, мультиплексор 62, первую и вторую группы элементов И 63, 64, элемент ИЛИ 65.Каждый блок 9-19-Б опроса канала (фиг.4) содержит триггер 66, первый счетчик 67, сдвиговый регистр 68, группу элементов И 69-1, . 69-, группу элементов ИЛИ-НЕ 70-1 70-3., счетные триггеры 71-1,7.1-1., элемент ИЛИ-НЕ 72, второй счетчик 73, элемент ИЛИ 74, элемент И 75.Блок 1 сопряжения (Фиг.б) содержит узлы управления 76-176-Н, каждый из которых состоит из регистров 77, 78 счетчиков 79, 80, второго элемента сравнения 81, второй группы элементов И 82, Кроме того, в состав блока 1 сопряжения входятПрограмма функционирования загружается после включения питания и установки блоков в исходное состояние. ЗВМ осуществляет установку блоков в исходное состояние сигналом "Сброс", формируемым на шине 25 управления, Кроме того, устройство может устанавливаться в исходное состояние сигналом "Конец работы", который формирует блок 1 на выходе первого элемента 84 сравнения после окончания процесса преобразования. Эти два сигнала смешиваются в блоке 1.и с выхода блока 1 поступают на установочные входы триггеров 2 и 3 и на вход элемента ИЛИ 4 как сигнал "Сброс", Конец работы".Сигнал "Сброс", "Конец работы", проходит через элемент ИЛИ 4 на вход 26 только в случае отсутствия процесса преобразования в устройстве (триггеры 2, 3 в состоянии "0").В случае формирования блоком 1 сигнала "Конец работы" и установки триггеров 2, 3 в;. "0" с магистрали снимается сигнал "Захват". В свою очередь ЭВМ снимает сигнал ПЗХ и подключаетея к магистрали, т.е. ЭВМ и устройство вновь готовы к загрузке программы функционирования и осуществлению процесса преобразования.Блок 5 устанавливает режим работы устройства. Режим работы устройства 5 1536,дешифратор 83, первый элемент сравнения 84, элемент ИЛИ 85, элементыНЕ 86, регистры 87-92, первая группа элементов И 93.Устройство работает следующим образом.Процесс преобразования входнойаналоговой информации в цифровой кодвыполняется в каналах 12-1., 2-Б, 10Аналоговые сигналы (на фиг,1 не о.цифрованы) через усилители 13 подаютсяна информационные входы мультиплексора 14.Управление работой каналов 12-1, 15,9-Н, Каждый блок 9-1,9-Н управляет одним из каналов 12-1,12-И.Блок8 является общим для блоков 12-1,12-Б. 20Организация процесса преобразования осуществляется блокомБлок 1 (фиг. 6) представляет собойнабор программно-доступных регистрови счетчиков,. Выходы регистров и счетчиков связаны свходами 31,39-1, 39-Б40-1, 40-Ю, 50-1, 50-2,50-3, управляющими работой блоков 5,6,9-1, 9-Б,12-1,12-Б,Блок 1 выполняет следующие функции: определяет режим работы устройства, задавая источник формированиячастоты дискретизации (внешний иливнутренний), формирует текущие адреса для записи данных преобразованияв блок 1 О памяти, задает размеры зонпамяти для каждого работающего блока12-1, 12-11; определяет количествоработающих блоков 12-1, 12-Б, 9-1,9-Н; задает адреса мультиплексора 4014 для подключения соответствующихвходных аналоговых сигналов к входу42; в случае работы блока 6 задаетему входную информацию для формирования частот дискретизации, выбирает .45в блоке 6 частоту дискретизации, формирует сигнал "Конец работы" по входу 26.В блоке 1 эти функции задаютсяпрограммно.Для этого по магистрали в 50регистры (счетчики) блока 1 загружается управляющая информация. Источником такой информации может быть ЗВМили другое любое устройство, имеющеепрограммный и физический стык с магистралью. При этом информация за, -дается на шине 24 данных, код физического адреса блока 1 задается навв ишине 23 адреса, сигнал Запись 369 6на шине 25 управления. Загрузка информации в блок осуществляется сигналом "Запись" при совпадении физического адреса блока 1 с кодом, заданным на шине 23 адреса.Признаком окончания загрузки информации в блок 1 является установкатриггера 2 в "1 ", который в свою очередь установит триггер 3 в "1 . Приэтом на выходе триггера 3 сформируется сигнал "Захват". ЭВМ ответитвыставлением на шине 25 управления сигнала "Подтверждение захвата" (ПЗХ),после чего ЭВМ отключается от магистрали и устройство приступает к осуществлению процесса преобразования.Совокупность всей информации, загружаемой в регистры (счетчики) блока 1, представляет собой программуфункционирования устройства. Изменяя содержимое программы функционирования,можно оперативно управлятьпроцессом преобразования в устройстве,определяется выбором источника фор-мирования частоты дискретизации, Частоту дискретизации (входы 33, 34)формирует либо один из внешних ис 5точников, либо она формируется внут 1 ренним источником - блоком 6, Внешние источники подключактся к входам29, ЗО. На входы 29 поступает многоразрядный цифровой двоичный код,одиниз разрядов которого используется вкачестве частоты дискретизации. На1 вход 30 поступают последовательностидискретных сигналов .При формировании блоком 1 на входе 50-3 сигнала выбора внешнего источника дискретизации блок 5 осущест вляет подключение внешней частотыдискретизации к входу 33 элементаИЛИ 7, 20В случае формирования блоком 1 навходе 31 сигнала выбора внутреннегоисточника дискретизации блок 5 навыходе 32 формирует сигнал запускаблока 6. 25Блок 6 является внутренним йсточником формирования частоты дискретизации, Выбор нужной частоты дискретизации осуществляется блоком 1. Послезагрузки программы Функционирования Иблок 1 Формирует на входах 50-1 дан-.ные для задания частоты дискретизацпл.Данные поступают в блок 6.Блок 6 представляет собой набордвоичных счетчиков (напрнмер, двоичнодесятичных), которые в исходном состоянии установлены в о" сигналом"Сброс", "Конец работы" по вхоцу 26,Счет осуществляется по входу 27сигналами генератора 11 тактовых 40импульсов. В результате на выходахсчетчика формируются сигналы различной частоты следования. Зти сигналыпредставляют собой различные частотыдискретизации. Выбор той или ином 45частоты дискретизации осуществляетсяпутем Формирования блоком 1 по выходам 50-1 сигналов разрешения. СигналЗВ 11разрешения представляет собой 1которая, например , поцае т с я н а один 50из входов эл емента И , расположенногов блоке 6, при этом на второй входпоступает частота дискретизации . Подавая сигнал разрешения на различныевходы элементов И , можно Формироватьна входе 3 4 различные частоты дискретизации ,Таким образом , на входы 3 5 блоков9- 1 , , 9 -И поступает частота диск ретизации, сформированная или блоком 5 или блоком 6.Блок 9-1,9-п (фиг.4) и блок 8 (фиг.З) формируют временную диаграмму, управляющую процессом преобразования в каналах 12-112-Н соответственно . Условием для формирования временной диаграммы и работы каналов 12-1,12-Б.является наличие сигналов включения. Зти сигналы формируются блоком 1 и представляют собой "1", выдаваемые блоком 1 на входы соответственно 40-140-Ы после загрузки программы функционирования, На каждый блок. 9-19-Б, 12-1. 12-Б выдается свой сигнал включения.Таким образом, в устройстве работет ипи одна группа блоков, например 9-1, 12-1, или несколько, например 9-1, 12-.1, 9-М, 12-Й.Рассмотрим работу первой труппы блоков 9-1,12-1. Работ,а второй группы блоков 9-Б 12-М осуществляется аналогично .Работа блеков 9-1, 12-1 разрешается после Формирования сигнала включения на выходе 40-1. При этом в канале 12-1 сигнал включения поступает на управляющий вход мультиплексора 14. На адресные входы мультиплексора 14 поступает код адреса (входы 39-1), в соответствии с которым осуществляется подключение одного иэ аналоговых входов к элементам: памяти 17-1 17- . Кроме того, в канале 12-1 сигнал включения разрешает прохо;кдение сигнала разрешения считывания (вход 48-1) через элемент И 15, прохождение сигналов управления временной диаграммы (входы 41-1) через группу элементов И 16. В блоке 9-1 сигнал включения разрешает прохождение частоты дискретизации (вход 35).На фиг. 5 приведена временная диаграмма процесса преобразования, Временная диаграмма процесса преобразования состоит из сигналов управления работой элементов 17-1,17-1 памяти, управления работой АЦП 18-118-х, разрешения считывания. Сигналы управления Формируются блоком 9-1.Кроме того, блок 9-1 также формирует на входах 41-1 адрес мультиплексоров 19 группы, по которому оеуществляется коммутация цифровыхвыходов АПП 18.1536369 10 40 Таким образом, каждый мультиплексор 19 группы коммутирует только один разряд цифрового кода АЦП. Общее количество мультиплексора 19 в группе равно разрядности АЦП.Сигналы готовности данных поступают также на первые входы элементов И 22 группы. Для блока 8 сигнал готовности данных является запросом, по которому сформируются сигналы считывания и записи. В исходном состоянии на входы мультиплексоров 19 группы подан нулевойкод, который обеспечивает коммутациюцифровых выходов первого АЦП 18-1,Дальнейшее увеличение адресов мультиплексоров 19 группы идет в естественном порядке.Сигнал разрешения считывания формируется блоком 8. 10Процесс преобразования осуществляется следующим образом,После прихода первой частоты дискретизации на вход 35 блок 9-1 формирует сигнал управления первым элементом 17-1 памяти. По этому сигналуосуществляется подключение входа 42элемента 1-1 памяти к выходу мультиплексора 14. На элементе .17-1.памятиосуществляется фиксация аналоговойинформации. После прихода второй частоты дискретизации блок 9-1 снимаетсигнал управления с первого элемента17-1 памяти и формирует сигнал управления вторым элементом памяти,подключая его вход к выходу мультиплексора 4 и т.д, После фиксациианалоговой информации на элементе17- памяти процесс повторяетсясначала.Элементы памяти 17-1,17-1 образуют аналоговый буфер, где каждыйэлемент памяти представляет собойячейку буфера. Заполнение ячеек буфера аналоговой информацией осуще- . 35ствляетсяпоследовательно в естественном порядке, Скорость заполненияячеек буфера определяется скоростьюформирования частоты дискретизациина входе 35,По мере заполнения аналоговогобуфера блок 9-1 осуществляет подключение к его ячейкам АЦП 18-118-ь,которые осуществляют преобразованиезафиксированной аналоговой информации в цифровой код. Подключение АЦП18-118- осуществляется сигналом "Запуск " и осуществляется также в естественном порядке, После заполнения первой ячейки аналоговогобуфера к ней подключается первый АЦП18-1, после заполнения второй ячейки - второй АЦП, к последней ячейкеподключается последний АЦП 1 8-1 .Таким образом, группа АЦП 18-1, 66,18-1 также образует буфер АЦП,где каждый АЦП является ячейкой буфера. Скорость подключения ячеек буфера определяется частотой дискретизации. Но при этом начало работыбуфера АЦП по отношению к началу работы аналогового буфера сдвинутона время, равное одному периоду частоты дискретизации, т.е. на времяфиксации аналоговой информации вячейке аналогового буфера,Одновременно с преобразованиеманалоговой информации в цифровой кодблок 8 осуществляет считывание цифрового кода из буфера АЦП и запись егов блок 10 памяти. Для блока 10 цифровой код представляет собой данныепреобразования.Считывание данных преобразованияосуществляется следующим образом,После окончания преобразованияАЦП формирует на своем управляющемвыходе сигнал готовности данных. Этотсигнал поступает на один из входовэлемента ИЛИ 21 (входы 45-145-д),Так как работа ячеек буфера АЦ разнесена во времени, то сигналы готовности данных от АЦП 18 118-ь.поступают в разное время. Поэтомуна выходе элемента ИЛИ 21 в данныймомент времени формируется толькоодин сигнал готовности данных. Этотже сигнал подается на управляющийвход мультиплексоров 19 группы и разрешает их работу. Мультиплексоры 19груцпы осуществляют коммутацию цифрового кода на .входы, 46 элементов И 20группы. подготавливая тем самым данные преобразования, к считыванию. Подключение цифрового кода АЦП,к входам44-.44- мультиплексоров .19группы осуществляется следующим образом. На входы первого мультиплексора 19 группы подаются первые разряды всех АЦП 18-118-ь. на входывторого мультиплексора 19 подаютсявторые разряды АЦП 18-118-х ит.д.15363 Обработка запросов блоком 8 осуществляется следующим образом. Каждому запросу в блоке 8 присвоен свой номер. Например, запросу, поступаюВ щему с выхода 47-1 из первого канала 12-1, присвоен номер "0", запросу, поступающему с выхода 47-11 из канала 12-11 присвоен номер "0", БлокУ8 осуществляет циклическое сканированне входов 47-1,47-И. Обработка запроса осуществляется при совпадении запроса с номером, сформированным блоком 8 в данный момент времени. При этом на выходе блока 8 Фор мируютси сигналы разрешения адреса, считывания и записи. Сигнапы разре= щения адреса и считьпания в зависи." мости от номера запроса, поступают на один из выходов 38-1 38-11,48-1, 20 ,48-11. Сигнал записи поступает непосредственно в блок 10 на выход 37.При обработке запроса от канала 12-1 блок 8 Формирует сигнал разрв щения адреса на выходе 38-1, сигнал разрешения считывания на выходе 48-1.По сигналу разрешения адресаблок 1 устанавливает на шине 23 текущий адрес зоны памятиСигнал раз- О решения считывания через элемент И 15 поступает на вторые входы группы элементов И 20 группы и устанавливает на шине 24 данные преобразования. Одновременно этот же сигнал поступает на вторые входы группы эле- ментов И 22 группы. 1 ун совпадении сигнала готовности данных и сигнала разрешения считывания на выходе од - ного из элементов И 22 группы форми руется сигнал конца преобразования, который Поступает на соответствующий выход (49-149-И) блока 9 - 1. После окончания записи блок 8 снимает сигнал записи, разрешения считыва ния и разрешения адреса.При этом по заднему фронту сигнала разрешения адреса блок 1 инкрементирует адрес данной эоны памяти на "+1", по заднему Фронту сигнала разрешения считывания снимаются данные преобразования с шины 24 данных и блок 9-1 инкрементирует адрес мультиплексоров 19 группы, тем самым подготавливая к коммутации цифровые вы- ВВ ходы следующего АЦП, Одновременно блок 9-1 осуществляет по заднему фрон.Р ту сигнала конца преобразования Отб 9ключение" АЦП, от которого поступаетсигнал готовности данных. Отключение АЦП 18 осуществляется путем снятия сигнала запуска с его управляющего входа. Таким образом, послесчитывания данных оканчивается процесс преобразования данных АЦП 18 исоответствующая ячейка аналогового буфера вновь готова к работе.Число подключений ячеек аналогового буфера задается программой функционирования и определяется объемом зоны памяти которую необходимо заполнить данными преобразования. Емкостьаналогового буфера выбирается такой,чтобы при заполнении последней ячейки первая была готова к работе. Аналогично выбирается емкость буфера АЦП.Для обеспечения работы аналоговогобуфера и буфера АЦП с заданным быстродействием блок 8 осуществляет обработку запросов от каналов 12-1,12-11 со скоростью, определяемой частотой дискретизации. При этом общеевремя сканирования входов 47-147-11 не должно быть больше периодачастоты дискретизации,После заполнения всей зоны памяти данными преобразования блок 1 снимает сигнал включения с выхода 40-1,останавливая тем самым работу группыблоков 9-1, 12-1.В случае работы нескольких группблоков 9-1, 12-1, 9-Б, 12-Б отключение блоков осуществляется аналогично.После заполнения всех заданныхзон памяти блок 1 формирует сигнал"Конец работы" на выходе первого элемента 84 сравнения, По атому сигналублоки и триггеры 2 и 3 устройства устанавливаются в исходное состояние("0".1. При этом осуществляется отключение адресных выходов блокаот,шины 23 адреса. Одновременно,с выходов 31, 39-1, 39-М, 0-1,40-11, 50-1,50-2, 50-3 снимаются управляющиесигналы. Устройство вновь готово кработе,Структура магистрали определяетсяинтерфейсом подключаемой ЭВМ, В качестве ЭВМ может бьгть использована микроЭВМ, построенная на БИС серий 580,589 с выходом на магистраль через микросхемы типа 559 серий. В этом случае интерфейс микроЭВМсодержит 16 разрядную шину 23 адреса, двунаправ15363 13 После включения питания сигналом ,"Сброс" осуществляется установка сдвигового регистра 68, счетных триггеров 71-171- и счетчика 73 в исходное состояние, При этом в сдниговый леннУю 8-разрядную шину 24 дан, , шину 25 управления, состоящую, например, из сигналов "Запись, Захват, . "ПЗХ, "Сброси др.Рассмотрим работу блоков 5, 8,9-1, 10, 1.Блок 5 (фиг.2) работает следующим образом.В режиме работы с внешними источ О никами дискретизации к выходам 29 или 30 подключен один из внешних источников частоты дискретизации. В случае подключения внешнего источника к выходам 29 на элемент ИСКЛЮЧАЮПЮЕ ИЛИ 51 15 поступает многоразрядный цифровой код, который меняется во времени, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 51 определяет начало отсчета, т.е. момент времени, когда все разряды на входах 29 равны, После 20 этого, сигнал, сформированный на выходе этого элемента, поступает на эле мент ИЛИ 53 и далее на управляющий вход первого триггера 55, устанавливая его в "1" (в исходном состоянии 25 первый триггер 55 устанавливается в 7011)Сигнал, сформированный на прямом выходе триггера 55, подается на вход элемента И 57. При наличии разреше ния на входе 50-3 при подключении внешнего источника к входам 29 через элемент И 57 проходит частота дискретизации. В качестве сигнала, формирующего частоту дискретизации, может быть выбран любой разряд многоразрядного цифрового кода, который поступает на вход элемента И 57 через эле-ментИЛИ 52. Аналогично осуществляется прохождение дискретных сигналов 40 на выход 33 от внешнего источника, подключенного к входу 30.В случае формирования на выходе 32 сигнала запуска работа устройства осуществляется от внутреннего источни ка дискретизации, Для осуществления1 этого на вход 3.1 подается сигнал, который поступает на элемент ИЛИ 54 и далее на управляющий вход второготт ет триггера 5 6, устанавливая е го в0 я 0 (в исходном состоянии триггер устанавл ивает с я в " 1 " ) , После этого. сигнал , сфо рмиров анный на прямом вы-ходе триггера 5 6, подается через элемент ИЛИ-НЕ 5 8 на выход 3 2 . Вход 31 служит для осуществления программного формирования сигнала выбора .При необходимости сформировать сигнал запуска на выходе 3 2 пр едусмот 69 4рен вход 28, который является входомвнешнего запуска.После того как в блоке 5 установлены в рабочее положение или триггер55, или триггер 56 на выходе 36 также сформирован сигнал разрешения рабо -ты блока 8 управления.Блок 8 (фиг.З) работает следующимобразом.Пусть в исходном состоянии выходы1И дешифратора 61 находятся всостоянии "0". После формирования на1; 1управляющем входе 36 сигнала 0дешифратор 61 начинает последовательноформировать на своих выходах сигналыположительной полярности в соответствии с кодом, сформированным на его адресных входах счетчиком 60. Причем наинформационные входы дешифратора 61подаются старшие разряды 2, ,Р счетчика 60, младший разряд "1" являетсястробирующим и подается на входы элементов И 64 группы. Одновременно кодадреса с выходов счетчика 60 подаетсяна мультиплексор 62.В случае появления на входах 47-1,,47-Б сигнала запроса на выходемультиплексора 62 формируется сигнал,который поступает одновременно навходы элементов И 63 группы, При совпадении сигнала с выхода дешифратора61 и мультиплексора 62 на одном извыходов элементов И 63 группы формируется сигнал разрешения считывания.Этот же сигнал наэлементах И 64 груп-,пы стробируется младшим разрядом счетчика 60 и выдается на один из выходовэлементов И 64 группы. Одновременнона выходе. элемента ИЛИ 65 формируетсясигнал записи. При этом номер запроса и номер выхода сигналов разрешенияадреса и считывания совпадают, например, при запросе на входе 47-1 сигналы появятся на выходах 38-1, 48-1соответственно.Длительность сигналов разрешенияадреса и считывания определяется разрядностью счетчика 60 и частотой следования сигналов генератора 11 тактовых импульсов на входе 27,1536369 16подключается к элементу памяти (см.фиг.1) канала 12. Сигнал с прямоговыхода счетного триггера 71-1 посту 5пает через элемент ИЛИ-НЕ 72.на счетный вход второго счетчика 73, подготавливая его к инкременту содержимого, т.е. адреса мультиплексоров 19группы (см.фиг 1) . После формировас 40 ния на входе элемента ИЛИ-НЕ 70-1сигнала конца преобразования счетныйтриггер 71-1 устанавливается в исходное состояние,е При этом на его прямом выходе фор - 15 мируется положительный фронт, по которому изменяется на "1". содержимоевторого счетчика 73, т.еосуществляется изменение адреса мультиплексора 19 группы,20 Аналогично происходит Формирование сигналов управления на другихвыходах сдвигового регистра 68,триггеров 71-1После формирования "1" на последнем а - ом разряде сдвигового регистра 68 сигнал частоты дискретизациивновь перепишет ее на первый разряд,при этом счетчик 73 установится всостояние пО" (цепи установки наФиг.4 не показаны) и весь процессповторяется сначала. Прекращение работы блока 9-1 осуществляется снятием сигнала с входа 40-1 элемента И 75,Этот сигнал блокирует прохождениет З 5 частоты дискретизации. Установкаблока 9-1 в исходное состояние осуществляется по входу 26.5 Блок 1 (фиг.б) предназначен длясвязи устройства с ЭВИ, Связь осу 40 ществляется по магистрали. регистр 68 в первый разряд записывается "1", а в остальные 1 разрядов"0". Емкость сдвигового регистра 68и количество счетных триггеров 71-1,,71-х выбираются таким образом,чтобы обеспечить управление всеми,ячейками аналогового буфера и буфера АЦП каналов приема. В исходномсостоянии выходы 41-1 находятся в со1 тоянии "0",Кроме того, в счетчик 67 записывается код, который определяет времяфиксации аналоговой инфсриации на элменте аналоговой памяти, Такая процедура необходима в случае работы устройства с максимальной частотой дискретизации,Например, при периоде следования1,сигналов частоты дискретизации Т =10 мкс время фиксации может бытьравно Т = 7 мксОстальное времяможно использовать ддя Формированияапертурной, задержки включения АЦП,обусловленной наличием переходныхпроцессов в элементах аналоговой памяти. На фиг. 4 схема Формирования;апертурной задержки не показана,После формирования на входах элементов И 69-1,69-1 сигнала ПЗХ"1" с первого разряда сдвигового регистра 68 выдается "1 на вход элемента И 69-1 и далее на выходы 41-1( 1 - это активный уровень, по которому аналоговая инфориация начинаефиксироваться в элеигнте памяти(фиг,1.Одновременно на вход элемента И 7поступает частота дискретизации,Приналичии сигнала включения на другомвходе элемента И 75 триггер 66 устанавливается в "1" и переводит первыйсчетчик 6 в режим счета. Появпениесигнала на выходе переноса счетчика67 устанавливает триггер бб и счетчик 67 в исходное состояние. Оцновременно этот сигнал поступает наэлемент ИЛИ 74 и сдвигает "1" с первого разряда на второй тем самымотключает первый элемент памяти и псдключает второй канал 12. Послеснятия 1" с первого разряда сдвигового регистра 68 осуществляется установка через элемент ИЛИ-НЕ /0-1 группы триггера 71 - 1 в состояние "0",При этом на его обратном выходе Формируется сигнал управления (сигналзапуска), по которому первое ЫГ Взаимодействие ЭВМ с блоком 1 (свходящими в его состав регистрами,счетчиками) и триггером 2 (см.фиг.1)осуществляется через дешифратор 83адреса.По команде "Выводя (ОИТ) на шине25 управления Формируется сигнал"Запись", на шине 24 данные, на ши не 23 код адреса регистра (счетчика,триггера 2), к которому в данный момент идет обращениеДешифратор 83 адреса анализируеткод адреса на шине 23 и в случае об ращения ЭВМ к блоку 1 формирует на одном из своих выходов сигнал, определяющий адрес регистра (счетчика, триггера 2), по которому осуществляется69 18записывает данные преобразования в блок 1 О памяти.Аналогичную функцию выполняет узел 76-Н управления,Пусть зона памяти, с которой работает канал 12-1, будет зона 1, а эона памяти, с которой работает блок 12-И, - зона Ю.Процесс заполнения зоны 1 памяти данными преобразования контролируеется элементом 81 сравнения, который осуществляет сравнение текущего адреса (входы В) с конечным адресом (входы А) зоны. Сравнение осуществляется при подаче на управляющий вход элемента сравнения А=В сигнала ПЗХ=1. Если А и В не равны. между собой, на выходе элемента сравнения присутствует "0", который поступает через элемент НЕ 86 группы на вход с элемента И 93 группы и разрешает прохождение сигнала включения на входы 40-1 блоков 9-1, 12-1. Блоки 9-1, .12-1 начинают работать. После появления на входе 38-1 сигна 17 15363запись информации с шины 24 в выбранный регистр (триггер 2) .Дешифратор 83 адреса формирует следующие адреса; ФА 1ФА 4, ФА 1,ФА 4 , ФА 5ФА 11,Принцип формирования адресов следующий,Пусть для адресации блока 3, егорегистров, счетчиков, используетсямладший байт адреса разряды, (АОА 7). Тогда для обеспечения адресациизаданного количества регистров, счетчиков разряды ЛО, , А 7 могут бытьраспределены следующим фбразом. Разряды А 6, А 7 определяют физический ад-.рес блока 1, разряды А 1, ., А 5 определяют адрес регистра, счетчика,разряд А 0=1 определяет начало работыи устанавливает триггер 2 в "3 ", 20Распределение адресов, значениекода адреса на шине 23 при обращенииЭВИ к блоку 1 приведено в таблице,при этом физический адрес блокапринят равным О, т.е. разряды А 6=0,А 7=0.Адрес. Регистры,счетчики Код адресана шифне 23 ООН 02 Н 04 Н 06 Н ФА 1 ФА 2 ФАЗ ФА 4 ФА 1 08 Н ФА 2 ОАН ФАЗ ОСН ФА 4 ОЕН ФА 5 10 Н ФА 6 12 Н ФА 7 14 Н ФА 8 16 Н ФА 9 18 Н ФА 10 1 АН ФА 11 1 ЕН Схема управления 76-1 Регистр 77 78 Счетчик 79 80 Схема управленияКак видно из фиг,6, регистры 7,78, счетчики 79,80, элемент 81 сравнения, элементы И 82 конструктивно объединены в узел 76-1 управления, который формирует текущий адрес на шине 23. По этому адресу канал 12-1 30 35 40 45 50 ла разрешения, адреса открываютсяэлементы И 82 группы и текущий адресзоны 1 с выходов счетчиков 79, 80поступает на шину 23 адреса. Послезаписи данных преобразования в зону1 сигнал 38-1 снимается и по его заднему (отрицательному) фронту осуществляется инкрементиравание содержимого счетчика 79, 80 на "+1".Когда содержимое счетчиков 79,80станет равным содержимому регистров77, 78 сработает элемент 81 сравнения,На его выходе появится "1, котораяпоступит на один из входов А элемента сравнения 84 и через элемент НЕ86 группы на вход элемента И 93 груп-.пы, запрещая прохождение сигналавключения на выход 40-1, т,е произойдет останов работы блоков 9-1,12-1,Аналогично работает узел 76-Я управления. Только "1 с выхода элемента 81 сравнения поступает через соответствующий элемент НЕ 86 группы навход элемента И 93 группы, разрешаяпрохождение сигнала включения на вход40-И. После срабатывания элемента 81сравнения узла 76-Н управления сигналразрешения включения с входа 40-0снимается аналогично,После заполнения всех зон памятиблока 10 (зона 1, зона И) сработает