Устройство формирования синхронизирующих последовательностей — SU 321960 (original) (raw)

Текст

О П И С А Н И Е 32196 ОИЗОБРЕТЕНИЯ Союз Ссеетсккк Сонкалкстккескии РеспубликЗависимое от авт. свидетельства М 9) Заявлено 20.И 11,1969 (Юо 1358с присоединением заявки ге 1 Н 041 7/ иоритет Комитет по делан зобретеиий и открыти при Совете Министров СССРОпубликовано 19,Х 1,1971, Бюллетень Ме Дата опубликования описания 26.1.197 62 УДК 621,394, Маркин Заявите СТРОЙСТВО ФОРМИРОВАНИЯ СИНХРОНИЗИРУЮЩИ ПОСЛЕДОВАТЕЛЬНОСТЕЙдстроики лю частовыходы служебу устройустройство.Устройство соде ды которой соедин мутатора 2 и с де стартстопной синхНа второй вход ступает непосредс Выход коммутат сброс делителя стопной синхрони импульсы поступа тем на и формиро ржит схему 1 ФАПУ, выхо. ены с одним из входов комлителем частоты у в блоке ронизацни 4,коммутатора 2 сигнал по- твенно со входа устройства. ора 2 соединен со входомчастоты 3 в блоке стартзации, с выхода которого ют на дешифратор б и завателей служебных пмпульсов 6. Принц дующем. При от ходится трнггерн ко входу При п схема 1 триггерн стопнойаботы устройства состоит в сле 1 ФАПЧ на цепь сброс подключен сутствии сигнала схема асинхронном режиме, я го делителя частоты 3 схемы 1 ФАПЧ.оявлении сигналя, в то ФАПЧ входит в сннхр го делителя частоты 3 синхронизации 4 прив время пока низм, фаза блока стартзывается к Предлагаемое устроиство относится к системам синхронизации и предназначено для формирования импульсных последовательностей, синхронных с внешним сигналом и сохраняющих синхронность с сигналом при кратковременных его пропаданиях.Известны устройства формирования синхронизирующих последовательностей, содержащие блок фазовой автоподстройки частоты (ФАПЧ), блок стартстопной синхронизации, состоящий из дешифратора с и формирователями служебных импульсов, делителя частоты, выполненного на триггерах, и блока переключений.Известные устройства обладают тем недостатком, что при первоначальном вхождении в связь или после длительного нарушения связи в силу своей инерционности требуют определенного времени вхождения в синхро низм,С целью уменьшения времени вхождения в синхронизм в предлагаемом устройстве один из входов блока переключений через блок фазовой автоподстройки частоты подключен ко входу устройства, а другой вход блока переключений подключен ко входу устройства непосредственно, при этом один из выходов блока фазовой автоподстройки частоты подключен через блок переключений к делителю частоты блока стартстопной синхронизации, а другой выход блока фазовой автоп частоты - непосредственно к делите гы блока стартстопной синхронизаци которого своими г формирователям пых импульсов подключены ко вход ства обработки информации.На чертеже показано предлагаемо321960 Составитель Е. ЧуркинТехред Е, Борисова Корректор Н, Шевченко Редактор Т. Морозова Заказ 3947(10 1 Лзд.1766 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб д. 4/5 Типографии, пр. Сапунова, 2 первому же маркеру с точностью до периода .частоты опорного генератора (С/ог) Одновременно происходит привязка к маркерному сигналу и последовательности служебных импульсов, так как их фаза однозначно определяется фазой делителя частоты 3.После того, как схема ФАПЧ вошла в синхронизм (частоты опорных генераторов на приемной и передаюгцих сторонах равны, а фазы маркерного сигнала М, приходящего на вход ФАПЧ и сигнала М, формируемого схемой ФАПЧ, совпадают), коммутатор 2 переключает цепь сброса делителя частоты 3 со входа ФАПЧ (сигнал с 7 м) на ее выход (сигнал КД.Последовательность служебных импульсов с 71 - Усохраняет синхронность с сигналом Х/м 1 ь поступающим по цепи сброса. В этом режиме устройство синхронизации реализует фильтрующие и астатические свойства ФАПЧ,В случае длительных пропаданий сигнала коммутатор 2 производит подключение цепи сброса делителя частоты 3 с выхода на вход ФАПЧ (обратное переключение).Время, прошедшее с момента пропадания сигнала до момента обратного переключения,может быть выбрано с помощью времязадак)- щей схемы, входящей в состав. коммутатора 2. Предмет изобретения 5 Устройство формирования синхронизирующих последовательностей, содержащее блок фазовой автоподстройки частоты, блок стартстопной синхронизации, состоящий из дешифратора с а формирователями служебных им пульсов, делителя частоты, выполненного натриггерах, и блока переключений, отличаюи 4 ееся тем, что, с целью уменьшения времени вхождения в синхронизм, один из входов блока переключений через блок фазовой авто подстройки частоты подключен ко входу устройства, а другой вход блока переключений подключен ко входу устройства непосредственно, при этом один из выходов блока фазовой автоподстройки частоты подключен через 20 блок переключений к делителю частоты блока стартстопной синхронизации, а другой выход блока фазовой автоподстройки частоты - непосредственно к делителю частоты блока стартстопной синхронизации, выходы которо го своими и формирователями служебных импульсов подключены ко входу устройства обработки информации,

Смотреть

Заявка

1358370

Л. С. Альтман, О. И. Маркин

МПК / Метки

МПК: H04L 7/033

Метки: последовательностей, синхронизирующих, формирования

Опубликовано: 01.01.1971

Код ссылки

Устройство формирования синхронизирующих последовательностей