Устройство для получения псевдочастного — SU 330449 (original) (raw)
О П И С А Н И Е 330449ИЗОБРЕТЕН ИЯК АВТОРСНОМУ СВИДЕТЕЛЬСТВУ Сова Соеетсиих Социалистических Республик. Кл. 6 0617/38 и Яо -рисоединением за омитет по делам риоритет обретений и открытийри Совете МинистроеСССР УДК 681.325,5(088.8) 2, Бюллетень Ме писания 24.%.187 о 24.11,19 ли убликовани Автор зобретения кий. М. Метрик и Б, И, Ру явитель ТРОЙСТВО ДЛЯ ПОЛУЧЕ ЧАСТНО Изобретение относится к области вычислительной техники и может найти применение при аппаратном вычислении элементарных функций в цифровых вычислительных машинах с плавающей запятой,Известно устройство для получения псевдочастного при вычислении элементарной функции агс 1 дх, содержащее регистры, сумматор и счетчик.Недостатком такого устройства является низкая точность вычисления функции агс 1 д х. С ростом модуля отрицательного порядка аргумента элементарной функции агс 1 д х псевдочастное получается денормализованным, а количество нулей в старших разрядах равно модулю порядка.Целью изобретения является устранение указанного недостатка, т. е, получение псевдочастного сразу в нормализованном виде без увеличения разрядности операционных регистров.Поставленная цель достигается введением в схему счетчика сдвигов модификатора для получения псевдочастного. В случае положительного порядка аргумента выполняется обратное псевдоделение и получается нормализованное псевдочастное для дополнительного до значения элементарной функции агс 1 дх, т. е. этот случаи сводится к отрицательного порядка.На чертеже представлена блок-схема устройства для получения псевдочастного прп вычислении элементарной функции агс 1 х х, ь где:1 - числовой вход для записи мантиссы ипорядка аргумента; 2 - регистр псевдоделителя; 3 - сумматор; 4 - вентиль передачи в регистр 2; 5 - регистр модификатора; б - 10 триггер знака делимого; 7 - триггер знакапорядка делимого; 8 - регистр порядка делимого; 9 - регистр делимого; 10 - счетчик сдвигов модификатора; 11 - выход схемы управления для передачи сигнала сдвига ре гистра модификатора 5; 12 - выход схемыуправления для передачи из регистра 9 в регистр 2 и записи 1 в регистр 9; 13 - выход схемы управления для записи 1 в регистр 2; 14 - схема управления; 15 - регпсто 20 псевдочастного; 1 б - выход схемы управления для занесения информации в регистр.Мантисса и порядок аргумента элементарной функции агсфх, поступающие на вход 1, записываются в регистры 8 и 9, знак порядка аргумента записывается в триггер 7. Если знак порядка отрицательный, то с выхода 13 схемы управления 14 выдается сигнал, который записывает в регистр 2 число, равное единице, При положительном значении порядка аргумента с выхода 12 схемы управле330449 Предмет изобретения Составитель И. ДолгушеваТскред 3. Тараненко Корректор Т. Бабакина Редактор В. Нанкина Заказ 99/568 Изд. М 272 Тираж 448 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Тип. Харьк. фил, пред, Патент ния И выдается сигнал, который открывает вентиль 4 для передачи информации из регистра 9 в регистр 2 и устанавливает в регистре 9 число, равное единице.Поскольку порядок делителя принимается равным нулю, то выравнивание порядков, используемое в прототипе, приводит к денормализации и к потере значащих цифр псевдочастного, т. е, к понижению точности.Для устранения этого недостатка процесс выравнивания запятых исключается введением счетчика 10 сдвигов модификатора, входы которого соединены с выходами регистра порядка 8. Перед началом процесса псевдо- деления содержимое регистра порядка В передается в счетчик 10 сдвигов модификатора. Тем самым разность порядков делимого и делителя учитывается в процессе модификации.Для осуществления процесса деления выходы регистров 2 и 9 соединяются со входами сумматора о, выходы которого подаются на входы регистра 9 и триггера 6, запоминающего знак результата на каждом шаге деления. Выход триггера б подается на схему управления 14 и определяет значение сигна. ла, выдаваемого с выхода 1 б, соединенного с младшим разрядом регистра 15.Для осуществления модификации выходы регистра 9 связаны со входами регистра 5,на сдвиговыи вход которого подаются сигналы с выхода 11 схемы управления 14, Величина сдвига определяется содержимым счетчика 10, выходы которого соединены со схе мой управления 14. Выходы регистра 5 н регистра 2 подсоединены к сумматору 3, выход которого подсоединен к регистру 2 для записи в него модифицированного значения делителя.1 О Устройство для получения псевдочастпогопри вычислении элементарной функции агс 1 д х, содержащее регистр делимого, регистр псевдоделителя, регистр модификатора, выходы которых соединены со входами сумматора, выходы которого соединены со входами регистра псевдоделителя и регистра 2 О делимого, регистр порядка делимого, регистрпсевдочастного и схему управления, выходь 1 которой соединены с управляющими входами всех регистров устройства, отличающееся тем, что, с целью повышения точности вычис ления функции агс/ох, оно дополнительносодержит счетчик сдвигов модификатора, входы которого соединены с выходами регистра порядка делимого, а выходы соединены со входами схемы управления.