Однородная структура для реализации логических функций — SU 498618 (original) (raw)
11 498618 Сока Соаетскик Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 51) 1.К,.- О 06 Г 7,00 2018623 18-24 Гасударственный комитат Совета Министров СССР па делам изабретенкйи открытий Прцорцте(45) Дата опубликования сания 12.08.76 72) Автор изобретения Егоров осковский ордена Трудового Красного Знаме инженерно-строительный институт(54) ОДНОРОДНАЯ СТРУКТУРА ДЛЯ РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ФУНКЦИЙ(61) Донопптельцос к агт. (22) Заявлено 25.04.74 (21) с рисоединением зяявки -Изобретение относится к области вычислительной техники,и автоматпки.Известны однородные структуры для реализации логических фу нкций, солержацие итрцу элементов неравнозцачности, первые б .ходы элементов перавнозначносги какдого толбца матрицы соединены с соответствую:цей вертикальОй шиной, вторые ВхОды элепер двнозпячности, рясположсПые одной и той же диагонали матрицы, соедине- О .ы с соответствующец диагональной шиной, ;ыхолы элементов неравпозначности каждой строк:матрицы подключены к соответствуо. цсй горизонтальной шипе, вертикальные и го и зо:Тяльнс ши:ы соединсн: соответственно зц;1 нрмд.1 оппыми и упрявля 10 щими Входя.устрой тва, блок памяти, элементы И и ьгер.Одняко тдсое устройство сложно, тяк кяк В с. цсполлзовапо больптос чсло элементов 20 ,ср Внсзнач ностц.Цс,ц 0: "Ооретсн;я явл:ется; прощение Уст 1301 ст д.(:тол-, ю в , с -01; ве д; дя 1 я о ццзо:тдл;,СяСоеднне:-я со входом 1-го элемента И;, другой вход которого сосдппе 1выхсло;1 1-0 рязр 11 ля б;1 Окд памяти, а Рыхо. ль Вс х эленллтов И соелцпсы со входом че,Д Схл. , СТ ОйСТВЯ,Оно солержит элемент неравнозначностц 1,реализующий функц;цо сложения го модулилва: лцдгоИдльные управляющие пины 2; горзо;гальные шины д; элементы И 4 спрявлг 1 оц цми входямц 5, на которые счпты.гдются в определенном порядке константы 0и 1, и триггер б с разлельными входамц.В общем случае однородная структурарязмеро 11 р:алзует зя 2/тактов требуемую логическую функцию от переменныхХ , Хд заданную В сОвершенпо 1 лцззцОнкТПВНОЦ;ОРМЯЛЬНОЙ фоР.Е (ЕСЛ 1 ГОРЦЗО;ч ДЛЬшшы - сборки И,триггера - сборка ИЛИ).Принцип работы устройства заключается в;ом, что пол воздействием управля 0: х лво.чных сц 1 н ялов, подаваемых В каждое .актев Определенном порядке па диагонд,п:ныс шц.ы 2, па шцнах 3 раздельно во врс:е формируются 2" конъюпктивных (лиоо лцзъюнктц=пы) тс 1;мов, пргчем кагхдый т;",:. р." лизу.ЕТСЯ ОД 1 033 - ПОЗ 01 Ь 0 УПЭЯВЛЧнч;ЧОЧ 1 ЫХ С:".ЯЛОВ ПОСТ 11 Пготццх В :ТП 1 с л "Омпорядке на входы 5 элементов : нд - .ацггеепроизволцтся рязлсль.о О вэсм; 1;: ло .) Т, Ое,та КОТ 01 т .л ч лчсПРц М ЯСТ Сч ПЦЧНОС З" Д;Оп.те;, А) за четарс такта т ., т., т,т,Овя.498618 2 Г 3 док поступления управляюнИх сигналов на диагональные шины 2 в каждом из четырех тактов представлен на фиг. 2. На фиг. 3 при. ведены конъюнктивные термы, реализуемые на горизонтальных шинах Л в каждом такте. В каждом такте на входы 5 считывается определенный четырехразрядный двоичный код, под воздействием которого отпираются определенные элементы 4, и результаты необходи. мых для реализации заданной функции коньюнктнвных термов с шнн 3 записываются в триггер б. Устройство имеет сложность, проиорциональную пт. Прн этом объсм настрогной информации, поступающей в виде двоичных т-разрядных кодов на входы 5, явля. ется минимально возможным и равен 2" бнт,Формул а изобретенияОдпородная структура для реализации ло гических функций, содержащая матрицу эле. ментов перавнозначности, первые входы элементов неравнозначности каждого столбца матрицы соединены с соответствующей вертикальной шиной, вторые входы элементов не равнозначности, рааположенные по одной итой же диагонали матрицы, соединены с со ответствующей диагональной шиной, выходы элементов неравнозначностн,каждой строки матрицы подключены к соответствующей го ризонтальной шине, вертикальные и горизоитальные шины соединены соответственно с информационными и управляющими входами устройства, блок памяти, элементы И, триггер, отличающаяся тем, что, с целью 15 упрощения устройства, каждая -я горизонтальная шина соединена со входом -го элемента И, другой вход которого соединен с выходом -го разряда блока памяти; выходы всех элементов И соединены со входом триг гера,