Устройство для умножения — SU 1037247 (original) (raw)
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) . И СОЬЖм Я 4)ЕЙТЧОер ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОтНРЬ ОПИСАНИЕ ИЗОБР Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) 1. Соловьев Г.Н. Арифметические устройства ЭВМ. М., "Энергия",1978, с. 129.2, Карцев М.А. Арифметика цифровых машин, М., "Наука",1969,с,438.3. Авторское свидетельство СССРР 849208, кл. С 06 Г 7/52, 1979прототип),54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ,содержащее. матрицу из(ю и)элементов И (и и М - число информационньж разрядов первого и второгосомножителей соответственно), первую группу из И элементов И-НЕ,вторую группу из Ю элементов И-ЙЕ,матрицу из (в+1) и . сумматоров,при этом первые входы элементов Йкаидой строки матрицы объединеныи являются входами соответствующих разрядов первого операнда устройства, вторые входы элементов Икаждого столбца матрицы объединены и являются входами соответствующих разрядов второго операндаустройства,.первые входы элементов И-НЕ первой группы соединенысо значащими разрядами первого операнда устройства, вторые входы -со знаковым разрядом второго операнда устройства,первые входы элементов И-НЕ второй группы соединенысо значащими разрядами второгооперанда устройства, а вторые входы - со знаковым разрядом первогооперанда устройства, выходы элементов И 1-го столбца (1 =2в)матрицы соединены соответственно свходами первого слагаемого чфумматоров(Г) -ой строки матрипы, выходы., -ых элементов И 0=2 и) ивого столбца матРицы соединены с входами второго слагаемого сумматоров ) -ых столбцов первой строки, выход элемента И первой строки первого столбца матрицы является выходом первого разряда кода произведения устройства, выходы элементов И-НЕ первой группы соединены соответственно с вхбдами первого слагаемого сумматоров (е -1)-ой .строки матрицы, выходы элементов И-НЕ второй группы соединены соответственно с входами второго слагаемого крайних левых сумматоРов ( 1,2и) строк матрицы, выходы сумматоров Р 0, ", Рщ, матрицы являются соответствующими выходами, кода произведения устройства, входы переноса сум-маторов столбцов 1 и -2 первой строки матрицы соединены с шиной ,логического нуля, а входы перено.са сумматоров (и -1)-го и и-го стол зубцов соединены с шиной логической единицы, выходы переноса сумматоров -ой строки матрицы, где 8 =1в соединены с соответствующими входами сумматоров (6+1)-ой строки матрицы, выходы суммы -ых сумматоров 1 -ой строки матрицы соединены с входами второго слагаемого соответственно ( )-1) -ых сумматоров (6+1) -ой строки матрицы, выходы переноса сумматоров 1 Истолбцов(а+1) -ой строки матрицы соединены соответственно с входами первого слагаемого сумматоров 2 истолбцов, вход, переноса сумматора первого столбца (в+1) строки соединен с шиной логического нуля, о т л и ч а ю щ е е - с я тем, что, с целью увеличения быстродействия устройства, знаковые разряды первого и второго сомножителей соединены соответственно с входами первого и второго слагаемых сумматора й -го столбца (в+1)-ой строки, вход переноса которого соединен с шиной логического нуля устройства.Изобретение относится к цифровойвычислительной технике и может бытьиспользовано при построении специализированных вычислительных устройств,предназначенных для цифровой отработки информации. 5Известно устройство умножения,состоящее из регистра множителя, регистра множимого и накапливающегосумматора 1 1 .Недостатком данного устройства )Оявляется низкое быстродействие.Известно устройство умножения,содержацее матрицу из Ии элементов И (и и в - число информационныхразрядов первого и второго сомнокителей соответственно) и матрицу из(и)и сумматоров 2).Недостаток этого устройствазаключается в отсутствии возможности умножения чисел, представленных в дополнительном коде.Наиболее близким к предлагаемомуявляется устройство умножения, содержащее матрицу из и и элементов И1 и и и - число информационных разрядов первого и второго сомножителей),первую группу из И элементов И-НЕ,вторую группу из и элементов И-НЕ,матрицу из (и+1)и сумматоров, позволяющее умножать числа, представленные в дополнительном коде 3 , ЭОНедостатком известного устройстваявляется низкое быстродействие, связанное с реализацией алгоритма получения цифры знакового разряда результата, 35Цель изобретения - повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройстве, содержащемматрицу из(и и ) элементов и (и и и - 4 Очисло информационных разрядов первого и второго сомножителей соответственно), первую группу из И элементов И-НЕ, вторую группу из И элементов И-НЕ, матрицу из (и +1)И сумматоров, при этом первые входы элементов И каждой строки матрицы объединены и являютСя входами соответствующих разрядов первого операнда устройства, вторые входы элементов Икажцого столбца матрицы объединеныи являются входами соответствующихразрядов второго операнда устройства, первые входы элементов И-НЕпервой группы соединены со значащимиразрядами первого операнда устрой-, . 55ства, вторые входы - со знаковымразрядом второгоо операнда устройства, первые входы элементов И-НЕвторой группы соединены со значащими разрядами второго операнда 60устройства, а вторые входы - сознаковым разрядом первого операндаустройства, выходы элементов И Р-гостолбца ( 8 =2 уп -1) матрицы соединены соответственно с входами , 65 первого слагаемого суммато)ов (Р)ой строки матрицы, выходы ) -ых элементов И =2. , )-1) первого столбца матрицы соединены с входамивторого слагаемого сумматоров (-ыхстолбцов первой строки, выход эле-мента И первой строки первого стОлбца матрицы является выходом первогоразряда кода произведения устройства, выходы элементов И-НЕ первойгруппы соединены соответственно свходами первого слагаемого сумматоров (и) -ой строки матрицы, выходыэлементов И-НЕ второй группы соединены соответственно с входами второго слагаемого крайних левых сумматоров (1,2и) строк матрицы,выходы сумматоровРО,Р Ги ,матрицыявляются соответствующими выходамикода произведения устройства, входыпереноса сумматоров столбцов 1.и -2 первой строки матрицы соединены с шиной логического нуля, авходы переноса сумматоров (И)-гои и-го столбцов соединены с шинойлогической единицы, выходы переносасумматоров 8-ой строки матрицы,где= 1 и, соединены с соответствующими входами сумматоров(1+1)-ой строки матрицы, выходы суммы )-ых сумматоров -ой строки матрицы соединены с входами второгослагаемого соответственно (-1)-ыхсумматоров (+1) -ой строки матрицы,выходы переноса сумматоров 1И -2 стобцов (ин) -ой строки матрицысоединены соответственно с входамипервого слагаемого сумматоров 2И -1 столбцов, вход переноса сумматора первого столбца И+Ц строки соединен с шиной логического акуля, знаковые разряды первого и второго сомножителей соединены соответственнос входами первого и второго слагаемых сумматора И-го столбца (В+1)-ойстроки, вход переноса которого соединен с шиной логического нуля устройства.На чертеже приведена схема предлагаемого устройства.Устройство содержит элементы И1-12, первую группу 13 элементовИ-.НЕ 14-17, вторую группу 18 элементов И-НЕ 19-21, сумматоры 22-37.Матрица сумматоров содержит и+1. строк,в каждой строке имеется и сумматоров (и)и),Устройство работает следующим обраобразом,Сомножители в виде сигналов параллельного кода поступают на входы х х, и уо,.у элементовЧ1-12 И и элементов 14-17 Й-НЕ и19-21(и,Ф - количество разрядовсоответственно первого и второго сомножителей). С выхода элементов И1-12 и элементов 14-17 И-НЕ и 19-2114,"игналы логических произведений вида1037247 ВНИИПИ Заказ 6011 аж 706 Подписно фПатент", г.Ужгород,ул.Проектн илиал Хь-кУ- (М 1,и;: ,ю) поступают на входы сумматоров, причем сигналы вида М у и Ху .; И= Ги; : , ипоступают на входы сумматоров с выходов элементов П-НЕ. При сложении сигналов по вертикальным стобцам на вы" 5 ходахРОРр+ образуются сигналы, являющиеся двоичными цифрами в разрядах кода произведения 2 = ХМ .Произведение Х 9, получаемое на выходах ро Р,ивыражается формулой 10 3ХУ="иУм 12. Е 2 2 Х кУ ф,а , ХУ + +2 У Ю +2), Выходы переносов сумматоров 33, 36 и 37 не используются. Цифра знакового разряда произведения определяется как сумма по модулю два цифрзнаковых разрядов сомножителей на сумматоре 37 одновременно с вычислением кода произведения цифр информационных разрядов.Таким образом, предлагаемое устройство позволяет одновременно с получением кода произведения цифр информационных разрядов определять цифру знакового разряда произведения, что ускоряет получение окончательного результата умножения двух чисел с учетом знака на время= 1 + 6 р, где 1- время получения суммы в сумматоре, Ьр - время образования переноса при суммировании кодов чисел в сумматоре, а это в евою очередь повышает быстродействие устройства.