Накопитель для постоянного запоминающего устройства — SU 1037779 (original) (raw)
Текст
ЕНИ ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИ 4(54)(57) НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГОЗАПОИИНАЮ 1 цЕГО УСТРОЙСТВА, включакмций.подложку, на поверхности которойрасположены запоминающие ячейки,содержащие базовые и эмиттерные слои первого и второго типов прово- димости соответственно, на поверх ности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические шины, о т - л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и степени интеграции накопителя, в нем между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости размещен слой второго типа проводи- З мости35 50 Каждая полупроводниковая шина имеет дополнительную коллекторную область, расположенную между подложкой и эпитаксиальным слоем. Тип проводимости ее аналогичен типу проводи .55 мости эпитаксиального слоя, а проводимость выше, чем у этого слоя и определяется пределом растворимости Изобретение относится к области микроэлектроники, автоматики и вычислительной техники и может быть использовано при создании больших и сверхбольших интегральных схем постоянных запоминающих устройств (ПЗУ).Известна биполярная ячейка ПЗУ, представляющая собой диод Шоттки, расположенный в пересечении металли О ческой шины и шины высокоомного проводника-типа проводимости и выполненный в полупроводниковой подложке-типа проводимости, По краям полупроводниковой шины расположены 15 низкоомные шины полупроводника,б типа проводимости, предназначенные для уменьшения сопротивления. Полупроводниковые области н -типа проводимости разделены охранной областью 20 низкоомного полупроводника-типа проводимости. Запись информации в ячейки ПЗУ производится в процессе технологического изготовления.Постоянные запоминающие устрой ства на основе диода Шоттки в интегральном ПЗУ требуют применения сложных схем управления и формирования сигналов, что в конечном счете увеличивает площадь кристалла ПЗУ30 и уменьшает его быстродействие.Наиболее близкой по технической сущности является матрица ПЗУ, которая содержит запоминающие ячейки в виде транзисторных структур, каждая из которых имеет область базы, причем по крайней мере одна ячейка имеет область эмиттера в области базы. Ячейки сформированы на участках, где полупроводниковые шины, выполненные в базовых областях, пересекаются с металлическими шинами, расположенными на диэлектрическом слое, который изолирует полупроводниковые шины от металлических.В диэлектрическом слое в некоторых ячейках вскрыты окна над областью эмиттера для создания контактов между этой областью и металлическими шинами. легирующей примеси в полупроводниковой шине.Эта матрица ПЗУ имеет следующие существенные недостатки:при формировании областей эмиттера необходимо давать допуск на фотолитографию, что увеличивает площадь ячейки и всей матрицы в целом и уменьшает плотность упаковки интегрального ПЗУ;при формировании высоколегированных дополнительных коллекторных областей расстояние между ними нельзя делать менее определенной величины, что не позволяет увеличить плотность упаковки ПЗУ.Диффузная полупроводниковая шина имеет значительную паразитную емкость периферийных р -П -переходов, что приводит к замедлению скорости переключения и не позволяет повысить быстродействие матрицы ПЗУ.Цель изобретения - увеличение плотности упаковки компонентов и повышение быстродействия матрицы ПЗУ.Цель достигается тем, что в накопителе для постоянного запоминающего устройства, включающем подложку, на поверхности которой расположены запоминающие ячейки, содержащие базовые и эмиттерные слои первого и второго типов проводимости соответственно, на поверхности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические шины, между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости размещен слой второго типа проводимости.На чертеже показан фрагмент матрицы ПЗУ в поперечном сечении, содержащей две ячейки.В полупроводниковой подложке 1 сформирован сплошной слой 2 противоположного типа проводимости с высокой концентрацией примеси в нем и являющийся коллекторной областью транзисторной структуры каждой ячейки. Использование сплошного коллекторного слоя позволяет не проводить фотолитографии, исключить все допус037 Корректор Е,Рошко Заказ 59/7 Тираж 544 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д.4/5 Филиал ППП "Патент", г.Ужгород, ул.Проектная,4 ки и ограничения и повысить тем самым плотность упаковки матрицы ПЗУ.Эпитаксиальный слой 3 расположеннад коллекторным слоем 2 и имеет типпроводимости противоположныи типу 5проводимости коллекторного слоя.Слой 3 разделен по вертикали областями диэлектрического материала 4 наотдельные изолированные друг от друга базовые области 5, являющиеся так бже полупроводниковыми шинами матрицы ПЗУ,Разделение полупроводниковых шиндруг от друга по вертикали областямидиэлектрического материала устраняетпериферийные-о-переходы, уменьшаетпаразитную емкость полупроводниковыхшин и повышает тем самым быстродействие матрицы ПЗУ.В некоторых базовых областях 5сформированы через окна 6 области 7,являющиеся эмиттерами ячеек. Эти области контактируют с металлическимишинами 8, расположенными на изолирующем диэлектрике 9. Окна 6 вскрытыв слое 9 без допуска на размещение Редактор Л,Письман Техред А,Ач 779 4встык с диэлектрическими областями 4. Зто позволяет уменьшить площадь базовых областей 5 за счет исключения зазоров и повысить плотность упаковки матрицы ПЗУ. Использование этой матрицы ПЗУ обеспечивает:уменьшение площади ПЗУ за счет исключения допуска на фотолитографию при формировании эмиттерных областей и вскрытия окон к ним для контактирования с металлическими шинами;увеличение плотности компоновки матрицы ПЗУ за счет исключения зазоров между коллекторными областями путем их объединения и выполнения в виде сплошного полупроводникового слоя;увеличение быстродействия за счет уменьшения паразитной емкости полупроводниковой шины исключением периферийных-П-переходов (применением областей диэлектрического материала для разделения шин по вертикали).
Заявка
3387335, 01.02.1982
ПРЕДПРИЯТИЕ ПЯ Р-6007
СУХОПАРОВ А. И, НЕСТЕРОВ В. Д, ПОПОВ Ю. П, КРАСНИЦКИЙ В. Я, ВЕРНИКОВСКИЙ Е. А, ФОМИН В. Ю
МПК / Метки
МПК: G11C 17/00
Метки: запоминающего, накопитель, постоянного, устройства
Опубликовано: 23.01.1986