Устройство выделения рекуррентного синхросигнала с обнаружением ошибок — SU 1102050 (original) (raw)

(19) (И) р Н 04 Ь 7/1 4 Ь 1/08 СУДАРСТВЕННЫЙ КОМИТЕТ ССО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТ БРЕТЕНИЯТВУ ИСАНИЕ ИЗОТОРСКОМЪ( СВИДЕТЕЛЬС А- .09 Бюл. В 25нский662.2(088.8)ское свидетельство СССРН 04 Ь 7/10; 1973(54) ( 57) УСТРОЙСТВО ВЫДЕЛЕНИЯ РЕКУР-.РЕНТНОГО СИНХРОСИГНАЛА С ОБНАРУЖЕНИЕМ ОШИБОК по авт.св. В 475744,о т л и ч а ю щ,е е с я тем, что, сцелью .повышения помехоустойчивостипутем уменьшения одиночных сваибок,(61) 475744(прототип). введены последовательно соединенныеэлемент совпадения и умножитель,. атакже триггер и ключ, при этом выход блока сравнения подключен к вычитающему входу реверсивного счетчика через ключ, второй выход реверсивного счетчика через триггер подключен к первому входу элемента совпадения и второму входу ключа, выходблока сравнения подсоединен к второму входу элемента совпадения, .а выходумножителя подсоединен к вычитающемувходу реверсивного счетчика, первыйи третий выходы которого объединеныи подключены к второму входу триггера.Изобретение относится к области передачи телеграфной информации и передачи данных и может быть использовано для обеспечения помехоустойчивой синхронизации систем передачи двоичной информации. 5По основному авт.св. Р 475744 известно устройство выделения рекуррентного синхросигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов 0 работы, блок проверки на рекуррентность, селектор и элемент И, причем второй выход блока проверки на рекуррентность подключен к первым входам переключателя режимов работы и блока 15 сравнения, к второму входу которого подключен второй вход переключателя режимов работы, а также реверсивный счетчик, при этом выход блока сравнения через реверсивный счетчик подключен к третьему входу переключателя режимов работы и к второму входу элемента И, выход которого подключен к четвертому входу переключателя режимов работы и второму входу реверсивного счетчика, на суммирующий вход которого подана тактовая частота 1 .Однако при приеме искаженного двоичного знака синхронизации возможномногократное размножение ошибки, что 30приводит к недостаточной помехоустойчивости устройства выделения рекуррентного синхросигнала с обнаружением ошибок.Цель изобретения - повышение помехоустойчивости путем уменьшенияодиночных ошибок,Эта цель достигается тем, что вустройство выделения рекуррентногосинхросигнала с обнаружением ошибок,содержащее последовательно соединенные переключатель режимов работы,блок проверки на рекуррентность, селектор и элемент И, причем второйвыход блока проверки на рекуррентность подключен к первым входам пере.ключателя режимов работы и блокасравнения, к второму входу которогоподключен второй вход переключателярежимов работы, а также реверсивныйсчетчик, при этом выход блока сравнения через реверсивный счетчик подключен к третьему входу переключа"теля режимов работы и к второму входу элемента И, выход которого подключен к четвертому входу переключателярежимов работы и второму входу реверсивного счетчика, на суммирующийвход которого подана тактовая частота, введены последовательно соединенные элемент совпадения и умножитель, 60а также триггер и ключ, при этомвыход блока сравнения подключен квычитающему входу реверсивного счетчика через ключ, второй выход реверсивного счетчика через триггер подклю 65 чен к первому входу элемента совпадения и второму входу ключа, выход ,блока сравнения подключен к второму входу элемента совпадения, а выход умножителя подсоединен к вычитающему входу реверсивного счетчика, первый и третий выходы которого объединены и подключены к второму входу триггера.На чертеже представлена структурно-электрическая схема устройства выделения рекурретного синхросигнала с обнаружением ошибок.Устройство выделения рекуррентного синхросигнала с обнаружением ошибок содержит переключатель 1 режимов работы, блок 2 проверки на рекуррент- ность, блок 3 сравнения, реверсивный счетчик 4, селектор 5, элемент "И б, ключ 7, элемент 8 совпадения, умножитель 9 и триггер 10.Устройство выделения рекуррентного синхросигнала с обнаружением ошибок работает следующим образом.Принимаемая последовательность двоичных знаков через переключатель 1 поступает в блок 2 проверки на рекуррентность. В этом узле, содержащем триггер сдвига на К знаков с точками съема на сумматоры по модулю 2 в соответствии с многочленом Р/х/), принимаемые знаки проверяются на соответствие закону построения рекуррентного кода. Так, например, дляРХ) = Х +Х+ 1уравнение проверки имеет вид1.5(1-б) )где Х - принимаемые знаки из каналасвязи;Д+ - сложение по модулю 1.Результаты сравнения образуются в блоке 3 сравнения и далее просчитываются реверсивным счетчиком 4. Причем просчет ведется в двух режимах,Первоначально, когда после очередного фазирования сигналом с первого выхода реверсивного счетчика 4 триггер 10 устанавливает в положение "0", сигналы с блока 3 сравнения через ключ 7 поступают на отрицательную шину реверсивного счетчика 4. При этом каждое несравнение, определяемое наличием единицы на выходе блока 3, производит сдвиг реверсивного счетчика 4 на один шан, После набора реверсивным счетчиком 4 определенного объема, когда до порога его срабатывания остается К единиц, сигналом с выхода реверсивного счетчика 4 триггер 10 устанавливается в единичное состояние. Начиная с этого момента, единичный сигнал с блока 3 сравнения через элемент 8 совпадения поступает на умножитель 9, с выхода которого формируется серия единиц в К двоичных знаков, которые, поступая на отрицаЗаказ 4784/44 Тираж 635 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 тельную шину реверсивного счетчика .4, производят его сдвиг на К знаков, Это гарантирует то, что искаженный знак успевает выйти из регистра сдвига блока 2 и, следовательно, не влияет на правильность выделения фазирующего сигнала. При каждом удовлетворении рекуррентному закону по суммирующей шине на вход реверсивного счетчика 4 подается импульс тактовой частоты и при наборе заданного порога срабатывания на его первом выходе появляется сигнал, который на переключателе 1 отключает поступление знаков из канала связи и переводит регистр сдвига блока 2 на автономное генери рование рекуррентной последовательности. Селектор 5, подключенный к блоку 2, при достижении селектируемой К значной комбинации через элемент И б выдает фазируюший сигнал. 20 Этот сигнал возвращает устройство выделения рекуррентного синхроимпульса с обнаружением ошибок к исходному состоянию, размыкая цепь обратной связи блока 2 через переключатель 1 25 и сбрасывая реверсивный счетчик 4 в ф 0".Таким образом, на первичном этапе фаэирования реверсивный счетчик 4 при наличии несовпадения сбрасывает ся на один знак, а не на К знаков.Это приводит к тому, что по рассматриваемому .примеру при наличии одного искаженного двоичного знака фазирующей посылки, поступившего из канала связи на вход блока 2 проверки на рекуррентность, реверсивный счетчик 4 сбросится на 3 шага, а не на 18, как в известном устройстве, за счет чего ускоряется процесс набора необходимого количества знаков реверсивным счетчиком 4 и увеличивается вероятность приема фазирующей посылки, т.е. ее помехоустойчивость при работе на каналах связи с помехами.При наборе реверсивным счетчиком 4 просчитанного объема в (0 -к) знаков, где- предельный объем счета, с целью обеспечения гарантии заполнения регистра в блоке 2 только проверенными знаками, сброс реверсивного счетчика 4 при каждом несовпадении производится на К знаков.При проведении вычитания при прохождении через отметку ( - Ч -1) сигналом с выхода реверсивного счетчика 4 триггер 10 устанавливается в исходное "нулевое" состояние,обеспечивая вычитание в реверсивном счетчике 4 при появлении каждого несовпа дения только на одну единицу.Технико-экономическая эффективность устройства выделения рекуррентного синхросигнала с обнаружением ошибок заключается в повышении помехоустойчивости за счет уменьшения влияния одиночных ошибок.

Смотреть

Устройство выделения рекуррентного синхросигнала с обнаружением ошибок