Микропроцессор — SU 1180913 (original) (raw)
1180913 тую, вторые входы которых подключены к информационному входу-выходумагистрального приемопередатчика,выходы элементов И первой и третьейгрупп подключены к входам соответствующих элементов ИЛИ первой группы,выходы элементов И второй и четвертой групп подключены к входам соответствующих элементов ИЛИ второйгруппы, выходы элементов ИЛИ первой 1Изобретение относится к вычислительной технике и может бытьиспользовано при разработке специализированных ЦВМ систем управления и контроля.Цель изобретения - повышениебыстродействия.На чертеже представлена функциональная схема микропроцессора.Микропроцессор содержит входвыход 1 микропроцессора, выход 2кода микрокоманды, вход З.признаков режима работы, магистральныйприемопередатчик 4, группу 5 центральных процессорных элементов(ЦПЭ), контроллер 6 состояний (КС),блок 7 микропрограммного управления (БМУ), блок 8 памяти микрокоманд, блок 9 синхронизации, информационный вход-выход 10, второй 11и третий 12 информационные входымагистрального приемопередатчика,регистры 13 и 14, дешифраторы 15и 16, блок 17 памяти, группы элементов И 18-21, группы элементовИЛИ 22 и 23,Для повышения реальной производительности микропроцессора в составе специализированных систем в нем имеется блок 17 с таблицей коэффициентов, необходимых для реализации часто встречающихся функций. При этом соответствующий разряд входа З,еподключенный к входу КС 6, переключается в единичное состояние, а одному из кодов несуществующих команд сопоставляется микропрограмма вычисления функции, занои второй групп подключены к информационным входам центральных процессорных элементов группы, входрежима работы контроллера состоянийподключен к входу признаков режимаработы микропроцессора, адресныевыходы центральных процессорныхэлементов группы объединены и подключены к адресному входу блока памяти. 2симой в блок 8. При прочтении кодатакой команды в БМУ 7 происходитпереход к микропрограмме прерывания по несуществующему коду с адресом вектора входа-выхода 10. Но вэтой микропрограмме до формирования вектора в ЦПЭ 5, стоит проверка разряда входа 3, соответствующе Ого.коду принятой команды. ЕслиКС 6 устанавливает, что соответствующий разряд входа 3 находится всостоянии "1", то в БМУ 7 происходит переход в микропрограмму вычисления функции вместо подпрограммы прерывания. Из блока 8 читаетсямикрокоманда, загруженная в регистры 13 и 14, и через дешифратор 15стробирующая выбор блока 17 с нужной таблицей коэффициентов,. ЦПЭ 5по выходу 12 выдают аргумент на адресные входы блока 17, и на вход10 подается значение функции. Кодиз регистра 14 через дешифратор16, группы элементов И 18-21 игруппы элементов ИЛИ 22 и 23 осуществляет необходимую коммутациювходов ЦПЭ 5. Вход 10 имеет разрядность, равную 16. Группы элементовИ 18-21 и ИЛИ 22 и 23 содержат по ЗО 8 элементов, Управляя ими от дешифратора 16, можно осуществлять следующие пересылки:ВО, В 1 - ВО, В 1 - прямая;ВО, В 1 - В 1, ВО - с перестановЗ 5 кой байтов;ВО В 1 - ВО 0 - только младшегобайта;ВО, В 1 - О, В 1 - только старшего байта;1180913 Составитель М. СилиРедактор Р, Цицика Техред С.Мигунова орректор В.Гирн Подписноемитета СССР открытиикая наб., д. 4 иал ППП Патент",Ужгород, ул. Проектная,ВО, В 1 - О, ВО - младшего с перестановкой;ВО, В 1 - В 1, 0 - старшего с пе -рестановкой;ВО, В 1 - О, 0 - запирание магистрали,где ВО и В 1 соответственно младшийи старший байты входа 10. Благодаря этому из блока 17 возможно считывание констант в различные байты,их группировка, перестановка иТ Д Рассмотрим реализацию Функции зп х с представлением результата в виде 16 двоичных разрядов при использовании одной БИС ПЗУ в качестве блока 17, с организаци - ей 2048 8. Емкости ПЗУ хватает для хранения 1024 16-разрядных значений Функции, что для интервала 0 - 90 позволяет иметь значения с квантом в 0,1 . При этом микро- о Заказ 5927/48 Тираж 70 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Раупрограмма вычисления выглядит следующим образом.Т 1. Считывание команды в БМУ 7 свхода 1 через МПП 4. Вход в начальную ячейку блока 8, проверка входа 3.Т 2. Считывание аргумента в ЦПЭ 5с учетом возможных перестановокна группах элементов И 18 и 21 1 О и ИЛИ 22 и 23.ТЗ. Стробирование блока 17 черезрегистр 13 и дешифратор 15, адресация от ЦПЭ 5 по выходу 12, считывание из блока 17 младшего байта 15 через группы элементов И 18 иИЛИ 22 в регистр общего назначения(РОН) ЦПЭ 5.Т 4. Аналогично считьвание старшегобайта через группы элементов И 21и ИЛИ 23 в ЦПЭ 5, произведение операции (РОН):=(РОН) (шина входа),образование в РОНе 16-разрядногорезультата.
3725078, 05.04.1984
ПРЕДПРИЯТИЕ ПЯ В-8624, ЛЕНИНГРАДСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. УЛЬЯНОВА
ХВОЩ СЕРГЕЙ ТИМОФЕЕВИЧ, ШЛЕЙФШТЕЙН ЕФИМ АБРАМОВИЧ, ГОЛЫНСКИЙ АНАТОЛИЙ ПРОКОФЬЕВИЧ, ЦАЛ ЗАЛМАН ИСААКОВИЧ, БЛИНКОВ ОЛЕГ ЕВГЕНЬЕВИЧ, ЗВЕЗДИН ВЛАДИМИР ИВАНОВИЧ, ПЕЛЕВИН АЛЕКСАНДР ЕВГЕНЬЕВИЧ