Умножитель напряжения на мдп-транзисторах — SU 1261064 (original) (raw)
. НАПРЯЖЕНИЯ НА ЖИТЕ АХсван нэис ри раз ания и аботке тегра - пов ретениявоэможнциента ности и теи п ножен е упра и посл ния. Умн вательно упроще одержи житель О ОСУДАРСТ 8 ЕННЫИ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВйдЕТЕЛЬСТ(56) 1 ЕЕЕ 1 опгпа 1 оГ Бо 110 Бг, С 1 г.Чо 1. ЯС, 1983, У 5, Ос. р, 532,А,16 1 Ь. сваг 5 Ч-Оп 1 у ЕЕРКОМчдгЬ Кедиппапсу.-1 ЕЕЕ Зоцгпа 1 ойБо 1 Ы Бг. С 1 г, Чо 1. БС, 1983,У 5, Осг., р, 539.ЕЕРКОМ адаргз еаз 11 у о 1 п шсЬап 8 ез.-Е 1 есгопгс Реэ 18 п.19Ацрз, 18, 189,ожитель напряжения на орах может быть испол сточников электропи ых схем. Цель изобние функциональныхем повышения коэффинагруэочной спосо ЯО 1261064 А 1 включенных каскадов умножения, состоящих из первых зарядных транзисторов (ЗТ) 1 -1 и вторых ЗТ 2, -21 з ь-Истоки ЗТ образуют входные выводы каскадов 3 -3 и через первые зарядные конденсаторы (ЗК) 4 -4 соедииены с прямым входом блока управления (БУ) 5, вторые ЗК 7, -7 - с инверсным входом управления 8. Введение форсирующих транзисторов 9лф 10 , и их включение позволяет заряжать форсирующие емкости 11 , 12в момент напряжения низкого уровня на выходных шинах прямого и инверсного сигналов БУ 5 и препятствуют разряду этих емкостей в момент напряжения высокого уровня на выходных шинах прямого и инверсного сигналов БУ 5. Повышение напряжения на затворах ЗТ 1 и ЗТ 2 в момент подачи фаэного напряжения на выходную шину прямого сигнала БУ 5 либо на выходную шину инверсного сигнала БУ 5 обеспечивает умножение напряжения. Устройство позволяет использовать проектирование схемы с одним источником питания. 1 ил.Изобретение относится к электротехнике и может быть использованопри разработке источников электропитания интегральных схем,Цель изобретения - повышениефункциональных возможностей путемповышения коэффициента умножения,3нагрузочкой способности и упрощениеуправления,На чертеже показана принципиальная схема умножителя.Умножитель содержит и последовательно включенных каскадов умножения,состоящих из первых 1 -1 и вторых2-2 зарядных транзисторов, при этомистоки первых из них образуют входныевыводы каскадов 3,-3 и через первыезарядные конденсаторы 4,-4 соединены с прямым входом 5 управления стоки первых и истоки вторых зарядныхтранзисторов объединены (точки 6, -61,) и через вторые зарядные конденсаторы 7, -7 соединены с инверснымвходом 8 управления, причем истокизарядных транзисторов, кроме второгозарядного транзистора и-го каскадасоединены с затвором и истоком соответственно первых 9,-9 и вторых10-10форсирующих транзисторов,между стоком и истоком каждого изкоторых подключены соответственнопервые 1 -11и вторые 12-12форсирующие конденсаторы, а истокифорсирующих транзисторов соединеныс соответствующими затворами зарядных транзисторов, сток второго за- .рядного транзистора образует выход13 каскада. Между входным выводом14 умножителя и входом первого каскада включен первый нагруэочныйтранзистор 15, исток и затвор которого подключены к входному выводу.Сток второго зарядного транзистораи-го каскада образует выходной вывод.Умножитель напряжения на МДП-транзисторах работает следующим образом,На вход 14 подается напряжениепитания, на входе 5 управления - напряжение низкого уровня, а на входе8 управления - высокого. Первый нагрузочный транзистор 15 открывается,и первый зарядный конденсатор 4 первого каскада умножения заряжаетсядо напряжения Б при этом на входепервого каскада 3, будет напряжение1. =П1 ПЙТ ПОР Тр 1которое через 5 О 15 20 25 30 35 40 открытый первый форсирующий транзистор 9, передается на затвор первого зарядного транзистора 11, и происходит заряд первой форсирующей емкости 1,1,Напряжение на входе первого касП 1 -1111 ит 11 пОР тР 15, форсирующая емкость 11, заряжена, но напряжение недостаточно для открывания первого зарядного транзистора 1, .На вход управления 5 поступает напряжение высокого уровня, а на вход 8 - низкого уровня. На входе 3, напряжение становится равным=Б, +П, (где П,р - напряжение сигнала высокого уровня), и через форсиРующую емкость 11 теперь к затвору первого зарядного транзистора 1, прикладывается напряжение, достаточное для открывания первого зарядного транзистора 1, и передачи напряжения с входа 3, в точку 6,. При этом происходит заряд второго зарядного конденсатора 7, . В точке 6, будет напряжение Б =1+У , через открытый форсирующий транзистор 10, напряжение 11 передается на затвор второго зарядного транзистора 2 происходит заряд второго форсирующего конденсатора 12 но напряжение недостаточноодля открывания второго зарядного транзистора 2,.С приходом на вход 8 напряжения высокого уровня второй зарядный транзистор открывается, и напряжение точки 61 равное Б =Б+У , передается на выход каскада 13, становится равным Уз=Ба+Ур, или цз=ц 1+2 ЦУ, или111 ц 2 1 и заряжает первую зарядную емкость следующего каскада. Таким образом, напряжение с входа 14, т.е. П пройдя первый каскад умножения, увепичивается, т,е. на выходе 3 напряжение равно 1 (причем Б П ) и т,д., после и каскадов умножения на выходе 6будет напряжение П , заряжается зарядный конденсатор 4, и через открытый форсирующий транзистор 9 происходит заряд форсирующей емкости 11 с приходом на вход 5 напряжения высокого уровня. Через открытые 1 и 2 зарядные транзисторы и-го каскада напряжение на выходе 13 передается на выход умножителя напряжения, в момент, когда на входе 8 присутствует напряжение высокого уровна, на1161064 Формула изобретения Составитель И. НикитинРедактор Л. Веселовская Техред Л.Олейник Корректор А. Тяско Заказ 5241/55 Тираж 631ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 выходе умножителя напряжения происходит подкачка заряда, т.е. 11 +11РнПрименение изобретения позволяет комгенсировать влияние напряжения смещения подложки, 5 Умножитель напряжения на ИДП-транзисторах, содержащий первый нагрузоч б ный транзистор, исток которого подключен к выходному выводу, а сток - к входу умножителя напряжения, состоящему из п последовательно включенных каскадов умножения напряжения, каждый из которых состоит из первого и второго зарядных транзисторов, при этом исток первого из них образует входной вывод каскада и через первый зарядный конденсатор соединен с пря б мым входом управления, сток первого и исток второго объединены и через второй зарядный конденсатор подключены к инверсному входу, управленияУ а сток - второго образует выходной вывод каскада, причем исток каждого иэ зарядных транзисторов, кроме второго зарядного транзистора п-го каскада, соединен с истоком форсирующего транзистора, а затвор - со стоком последнего, о т л и ч а ю щ и йс я тем, что, с целью упрощения управления и расширения функциональных возможностей путем повышения коэффициента умножения каждого каскада и нагрузочной способности, в него введены форсирующие конденсаторы включенные между истоком и стоком форсирующих транзисторов, причем затворы первого нагрузочного транзистора, всех форсирующих транзисторов и второго зарядного транзистора и-го каскада подключены соответственно к своим истокам, а сток последнего образует выходной вывод устройсТ- ва,