Устройство для контроля последовательного сумматора — SU 1264188 (original) (raw)
СОЮЗ СОЕЕТСНИХСОЦИАЛИСТ 1 ИЕСНИХРЕСПУБЛИК А 1 4 1 4.С 06 Г 11/26 КОМИТЕТ СССР РЕТЕНИЙ И ОТНРЫТИЙОСУДАРСТВЕННЫ ГЮ ДЕЛАМ ИЗОБ ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТ(46) 15.10,86. Бюл. Иф 38 (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции;(56) Авторское свидетельство СССР В 603990, кл. С 06 Г 11/00, 1973.Авторское свидетельство СССР У 968818, кл. С 06 Г 11/26, 1981.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛК ДОВАТЕЛЬНОГО СУИИАТОРА(57) Устройство относится к вычислительной технике и моает быть ис.пользовано в блоках дискретной обработки информации. Целью изобретения являатся повьвение скоростиконтроля. Устройство содерхит четыре элемента И, два элемента ИЛИ, три триггера,тактовый вход, два информационных входа и вькод неисправности. При неправильном чередовании сигналов результата на выходах конт ролируемого сумматора на выходе неисправности устройства формируется с сигнал ошибки. 1 ил.3= 0 1001716 90 11011 32- О 10111 1332 7= 0 0111 16 9 - 0,01011 0,1010113 50 55 О, 111119- 0,111115 Устройство относится к вычислительной технике и может быть использовано в блоках дискретной обработки информации,Цель изобретения - повышение скорости контроля.На чертеже изображена функциональная схема устройства для контроля последовательного сумматора.Устройство для контроля последовательного сумматора содержит элементы И 1-4, элементы ИЛИ 5 и б,триггеры 7-9, тактовый вход 10 устройства, информационные входы 11и 12 устройства, выход 13 неисправности устройства. Устройство контролирует последовательный сумматор,операнды которого вводятся начинаясо старших разрядов.Устройство для контроля последовательного сумматора работает следующим образом.В сумматоре исходные операндыи результат представлены в избыточной двоичной системе счисления сцифрами (-1,0,1) . Коды входных слагаемых содержат только чередующиесязначащие (не нули) цифры с разнымизнаками, Например, они могут бытьпредставлены так Однако они не могут иметь вид При суммировании таких кодов результат будет представлен в такой же форме, как и исходные операнды, но могут встречаться два подряд отрицательных разряда кода результата например 5 10 15 20 25 30 35 40 Эта особенность позволяет использовать результат одного устройства как операнд для следующего устройства, для чего и разработаны вычислительные устройства такого типа.Цифры ( -1,0.1) на выходах контролируемого последовательного сумматора и входах 11 и 12 устройства представлены сигналами на двух шинах соответственно в виде 10,00,01.Работа устройства основана на анализе кода результата. В случае отказа по нулю или единице любого элемента контролируемого сумматора в коде результата появляются запрещенные комбинации, что обнаруживается устройством контроля.Тактирующий сигнал, поступающий на вход 10 устройства, синхронизирует работу устройства и контролируемого сумматора, В исходном состоянии все триггеры 7-9 сброшены в. нуль. Цепочка элементов, включающая триггеры 7 и 8, элемент И 1, обнаруживает в коде контролируемого результата три подряд отрицательных разряда, В этом случае выдается сигнал ошибки на элемент ИЛИ 5. Элементы И 4, ИЛИ б, триггер 9 и элемент И 3 позволяют обнаружить в коде контролируемого результата два подряд положи-, тельных разряда (без отрицательных разрядов между ними). Каждый сигнал ошибки поступает на вход элемента ИЛИ 5. Элемент И 2 обнаруживает одновременное появление в коде контролируемого результата положительных и отрицательных разрядов и выдает сигнал ошибки на вход элемента ИЛИ 5,Таким образом, при неправильном чечередовании сигналов результата на выходах контролируемого последовательного сумматора, на выходе 13неисправности устройства формируется сигнал ошибки,Формула из обр етения Устройство для контроля последовательного сумматора содержащее четыре элемента И и два элемента ИЛИ, причем первые входы первого и второго элементэв И являются соответственно первым и вторым информационными входами устройства и соединены с соответствующими выходами контролируемого последовательного сумматора, выход третьего элемента И сое,динен с первым входом первого элемен1264 та ИЛИ, о т л ч ч а ю щ е е с ятем, что, с целью повышения скорости контроля в него введены три триггера, причем тактовые входы триггеров объединены и являются тактовымвходом устройства, выходы первогои второго элементов И соединенысоответственно с вторым и третьимвходами первого элемента И, выходкоторого является выходом неисправности устройства, прямой выход первого триггера соединен с вторым входом первого элемента И и информационным входом второго триггера, прямой выход которого соединен с третьим входом первого элемента И,Составител Техред М.Х Касар едакт Тираж 671венного комитета СССретений и открытий35, Раушская наб., д Подписи роизводстве Проектная, 4 ическое предприятие аказ 5564/50 ВНИИПИ Государс по делам иэо 113035, Москва, Ж188 4прямой выход третьего триггера соединен с первым входом третьего элемента И и прямым входом четвертогоэлемента И, выход которого соединенс первым входом второго элемента ИЛИ,выход которого соединен с информаци-онным входом третьего триггера, информационный вход первого триггера,второй вход второго элемента И и инверсный вход четвертого элемента Иобъединены и подключены к первому информационному входу устройства, второй вход второго элемента ИЛИ и вто-,рой вход третьего элемента И объединены и подключены к второму информационному входу устрбйства. Гречневнич Корректор А.Тяско