Усилительное устройство — SU 1350821 (original) (raw)
СОЮЗ СОВЕТСНИХСОРИА ЛИСТИЧЕСНИ 9) 11 82 РЕСПУБЛИК 3 Р 3/4(511 л(ф р) гг ЕТЕПЬСТВУ Н АВТО ЯюС гав Гггф Еи ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение может использовать-.ся при построении аналоговых и аналого-цифровых схем на ИДП-транзисторахи обеспечивает компенсацию смещениянулевого уровня постоянного напряжения, Усилительное устр-во содержитдифференциальный каскад (ДК), выполненный на транзисторах (Т) 2, 3, отражатель тока, выполненный на Т 4, 5,резисторы 7, 8, конденсатор компенсации 9, выходной усилительный каскад10, управляющие ключк (УК ) 11-17,конденсатор 18, компаратор 19, инверторы 20, 21, эл-т И 22 и эл-тИЛИ 23. Цикл измерения включает время компенсации и время измерения. УКоткрываются высоким уровнем напряжения, При подаче установочного импульса положит, полярности начинаетсякомпенсация, При этом открываютсяУК 2, 3, 15. Конденсатор 18 разржается через УК 12, в результате че"го в плечах ДК появляется разбаланс,переключающий выход компаратора 19на уровень напряжения положит, полярности. При поступлении сигнала отриц. полярности УК 12 закрывается,а УК 11 открывается и через него .заряжается конденсатор 18, Когда разбаланс в плечах ДК меняет знак, тона выходе компаратора 19 появляетсясигнал отриц. полярности. При этомУК 12 закрыт, закрываются УК 11, 13,15 и через инвертор 21 открываютсяУК 14, 16, 17. Начинается режим измерения, который по времени намногобольше режима компенсации. 1 ил.Изобретение относится к усилительным устройствам и может быть использовано при построении аналоговых и аналого-цифровых схем на МДП-транзисторах.Цель изобретения - компенсация смещения нулевого уровня постоянного напряжения.На чертеже представлена электрическая принципиальная схема предложенного усилительного устройства.Усилительное устройство содержит дифференциальный каскад 1, первый второй, третий, четвертый, пятый транзисторы 2 - 6 первый, второй резисторы 7, 8, конденсатор 9 компенсации выходной усилительный каскад 10, первый, второй, третий, четвертый пятый шестой и седьмой управляемые ключи 11 - 17, конденсатор 18, компаратор 19, первый и второй инверторы 20, 21, элемент И 22, элемент ИЛИ 23, третий и четвертый транзисторы образуют отражатель тока.Усилительное устройство работает следующим образом.Цикл измерения включает в себя время компенсации и время измерения. Все ключи в схеме открываются высоким уровнем .напряжения. В исходном сос,тоянии на вход тактовых импульсов подается установочный импульс положительной полярности, начинающий время компенсации.При этом открывается второй управляемый ключ 12. Напряжение положительной полярности на выходе элемента ИЛИ 23 открывает третий и пятый управляемые ключи 13 и 15. При этом первый 11, шестой 16, четвертый 14, седьмой 17 управляемые ключи закрыты, Конденсатор 18 разряжается через открытый второй 12 управляемый ключ. Ширина канала третьего транзистора 4 выбирается меньшей ширины канала четвертого транзистора 5, проводимость соответственно меньше, Подключаемый параллельно резистор 7 позволяет менять напряжение смещения нуля изменением напряжения на его затворе с коэффициентомЛП 0 еК=- --- ) 151 ПБы)Ко,о.сдля операционного усилителя в режиме повторителя при соотношении Ю=411 =15 11, К=4,6, где Ю - ширина канала, При увеличении отношения ,11/11увеличивается коэффициент К. 15 20 25 ЭО 35 4 О 45 При разрядке конденсатора 18 уменьшается проводимость резистора 7, вплечах дифференциального каскада появляется разбаланс, переключающий выход компаратора 19 на уровень напряжения положительной полярности. Припоступлении на вход тактовых импульсов сигнала отрицательной полярностизакрывается второй ключ 12. Пятый 15,третий 13 остаются открытыми и уровнем напряжения положительной полярности на выходе элемента И 22 открывается первый ключ 11. Ключи четвертый 14, шестой 16, седьмой 17 закрыты. Конденсатор 18 заряжается черезоткрытый первый ключ 11. Когда разбаланс в плечах дифференциальногокаскада меняет знак, то на выходекомпаратора 19 появляется сигнал отрицательной полярности. При этом закрываются первый 11, третий 13, пятый15 ключи. Ключ второй 12 остаетсязакрытым а сигнал положительной полярности на выходе второго инвертора21 открывает четвертый 14, шестой 16,седьмой 17 ключи. Начинается режимизмерения. На выходе компаратора 19сигнал отрицательной полярности устанавливается да следующей компенсации. Чувствительность компараторадолжна быть не хуже (1 сме,ц Ко.с.с )Скважность тактовых импульсов можетбыть порядка 15, поскольку утечкина конденсаторе 18 не критичны. Вметодах компенсации, основанных назапоминании напряжения смещения наемкости, скважность тактируемых импульсов выбирается в пределах от 2до 5 из-за небольшого времени хранения за счет утечек,Таким образом, в схеме обеспечивается время активной работы - вре.мя измерения - намного большим времени компенсации. Формула изобретения Усилительное устройства, выполненное на полевых транзисторах, содержащее последовательно соединенныедифференциальный каскад и усилительный каскад с конденсатором компенсации в цепи обратной связи, при этом дифференциальный каскад выполнен напервом и втором транзисторах, затворпервого транзистора является инвертирующим .входом дифференциального каскада и соединен с первым выводом пер50821 Составитель Н.ДубровскаяРедактор С.Патрушева Техред И.Попович Корректор Г, Решетник Заказ 5297/56 Тираж 900 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д.4/5 Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 з 13 вого резистора, второй вывод которо-, го является входом усилительного устройства, а затвор второго транзисто-,ра является неинвертирующим входом дифференциального каскада, сток первого транзистора соединен с входом, а сток второго транзистора - с выходом отражателя тока, выполненного на третьем и четвертом транзисторах, причем первый, второй транзисторы имеют одну структуру, а третий и четвертый транзисторы - другую структуру, о т л и ч а ю щ е е с я тем, что, с целью компенсации смещения нулевого уровня постоянного напряжения, введены первый, второй, третий, четвертый, пятый, шестой и седьмой управляемые ключи, элемент ИЛИ, элемент И, первый и второй инверторы, компаратор, конденсатор, пятый транзистор, структура которого соответствует структуре четвертого транзистора, при этом вход первого и вход второго управляемых ключей соединены с .соответствующими шинами источника питания, а выходы объединены и подключены к одному выводу конденсатора и затвору пятого транзистора, сток-исток которого подключен к сток-истоку третьего транзистора, а другой вывод конденсатора подключен к истоку пятого транзистора, между вторым выводом второго резистора и неинвертирующим входом дифференциального кас 5када включен третий управляемый ключФмежду неинвертирующим входом дифференциального каскада и общей шинойвключен четвертый ключ, выход выходного усилительного каскада через пятый управляемый ключ соединен с неинвертирующим входом компаратора, который через шестой управляемый ключсоединен с истоком четвертого транзистора, выход выходного усилительного каскада соединен с входом седьмого ключа, выход которого является выходом усилительного устройства, входуправления второго ключа соединен свходом тактовых импульсов и через20 последовательно соединенные элементИЛИ и второй инвертор - с входамиуправления четвертым, шестым и седьмым управляемыми ключами, выход компаратора соединен с другим входом25 элемента ИЛИ и через элемент И - свходом управления первого ключа, другой вход элемента И соединен с выходом первого инвертора, вход которогосоединен с входом тактовых импульсов,Зо выход элемента ИЛИ соединен с входами управления третьего и пятого управляемых ключей,