Генератор тестов — SU 1424020 (original) (raw)
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (И 4 2 4 С 06 Р 11/2 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ДЕТЕЛЬС АВТОРСКОМ 4110707/24-211.06,86(54) ГЕНЕРАТОР ТЕСТО (57) Изобретение мож вано в аппаратуре ко спольэо диагнос УДАРСТОЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 15.0988. Бел, У 34Харьковский политехут им. В,И, ЛенинаВ,В, Антосик, Л.В. ДКовалев, А,Н, Мыэь,В,И. Сирота и И.С68 1.3(088.8)Авторское свидетельс68951, кл, С 06 Г 11хрегипепга 1 геви 1 гв1 пя о 1 в(сгоргосеввогапй Кещ . Рапд, р. тирования микропроцессорных программируемых контроллеров и микроЭВМ длявыработки псевдослучайных последовательностей тестовых воздействий с заданными свойствами. Цель изобретения - увеличение быстродействия, Генератор тестовых воздействий содержит формирователь 1 псевдослучайныхчисел, блок памяти 2, коммутатор 3,элемент И 4, счетчик 5, триггер 6и резистор 7. При, генерации; тестаобеспечивается перебор всех сочетаний последовательно подаваемых команд тестируемой микроЭВМ из некоторого числа разрешенных команд, Перебор всех сочетаний создает условиядля выявления псевдонеустойчивыхнеисправностей. 1 ил,11 зобретение относится к автама ике ц нычислительной технике и может быть использовано для контроля мик- роЭВМ.Цель изобретения - увеличение быстродействия,Иа чертеже изображена блок-схема генератоРа.Генератор содержит формиронатель 1 О 1 псевдослучайных чисел, блок 2 памяти, коммутатор 3, элемент 4, счетчик 5, триггер 6, резистор 7, выходы 8 блока памяти, выходы 9 формирователя псевдослучайных чисел, вход 1 О 15 пуска генератора, вход 11 синхронизации генератора, вход 12 синхронизации коммутатора, ныходы 13 поля тестового набора генератора, вход 14 сброса генератора, выход 15 при знака коцца теста генератора.Формирователь 1 представляет собой регистр сдвига с линейной обратной связью и выполнен на стандарт - цых логических элементах. 25Коммутатор 3 содержит группуповторителей с тремя состояниями, выходы которых объединены и являютсягруппой информационных входов, подключаемых к входу 8, и группой выхо - 30 дав, соединенных посредством выходов 13 с группой информационных выходов, а управляющие входы группы повторителей подключецы к входу 12 коммутатора 3.35Блок 2 памяти может выполнятьсяв виде постоянного или полупостоянцога запоминающего устройства, гдепроизводится размещение кодов командустановочной последовательности вГ ячейках с адресами, определяемымисостояниями формирователя 1 псевдослучайных чисел ца первых Г шагах егорабаты. Остальные ячейки блока 2 заполняются кодами команд микроЭВМ(где Г - число установок тестируемойЭВГ 1),Генератор работает следующим образом,Формирователь 1 и счетчик 5 устанавливаются в исходное состояние путем подачи ца их входы сброса сигнала "Общий сбросо с входа 14 устройства. Сигнал на этом входе может бытьсформирован автоматически после включения питания или, например, появляется в результате нажатия соответствующей кнопки на пульте управления,Нулевой сигнал с выхода заема счетчика 5 наступает ца вход установки н"О" триггера 6 и устанавливает его внулевое состояние, н результате чегосигнал. на выходе 15 устройства принимает цулевое значение,При поступлении сигнала Цикл выборки команды" на вход 11 устройстваоткрывается элемент И 4, сигнал синхронизации поступает с синхровхода 1 Оустройства на сицхронходы формирователя 1 псевдослучайных чисел и счетчика 5, переводя их в следующие состояния, при этом код адреса первойкоманды поступает с выходов формирователя 1 псевдослучайных чисел цасоответствующие входы группы адресных входов блока 2 памяти, Одновременна сигнал "Цикл выборки команды"поступает на вход выборки кристаллаблока 2 памяти и управляющий вход 12коммутатора 3, переводя повторительэтого коммутатора н высокоимпеданснаесостояние. Первая команда поступаетс выхода блока 2 памяти па цепи вход8 - выходы 13 на выходы генератора,После снятия сигнала "Цикл выборкикоманды" элемент И 4 закрывается,запрещая прохождение сицхросигцалаца сицхровходы формирователя 1 псевдослучайных чисел и счетчика 5, группы выходов блока 2 памяти устанавливают н высокаимпедансное состояние,группа повторителей коммутатора 3открывается и информация с выходовФормирователя 1 псевдослучайных чисел поступает на выходы устройстваТаким образам, в момент установкиединичного зцачеция сигнала Циклвыборки команды" происходит изменение состояния Форльиравателя 1 псевдослучайных чисел и счетчика 5 на одиншаг и информация на выходы 8,13 поступает па шинам из блока 2, а приустановке нулевого значения состояния формирователя 1 псевдослучайныхчисел ц счетчика 5 це изменяются,информация ца выходы поступает с второй группы выходов разрядон формирователя псевдослучайных чисел, чтоможет быть интерпретировано соответственно как первое, второе и последующие слова команды в диагностирующую микроЭВГ 1,Через 2 шагов счетчика 5 сигналс 1-го разряда счетчика поступаетна синхравхад триггера 6 и переводитего в единичное состояние, что свидетельствует об окончании установоч10 15 повторения цой последовд газости коман, и на -чдле контра.я ькроЭВМ.Рдзрл;ость счетчика 5 определтет длину последовдтепьцост тестовых воздействий, в момент его переполнения нулевой сигнал с выхода обрдтцого переноса поступает цд вход установки в "0" триггерд 6 и устанавливает его в нулевое состои 1 е, в результате чего сигнал нд выходе 15 устройствд принимдет нулевое значение, что свидетельствует об окончании последовдтельности тестовых воздействий,Эффективность использовдьцл генератора тестовых воздействий длл контроля микроЭВМ определяется це только обеспечением полного перебора команд, но и возможностью гецерировдция последовательности тестовых возгдействий, содержащей все возможныесочетдцил по г (г - натуральное число) иэ и команд, а также сочетациякаждой иэ и команд со всеми наборами дднцых, что обеспечивает контрольвзаимного влияния цепей микропроцессорных больших интегральных схем иэлементов микроЭВМ,Ндпример, д.л обеспечения попдрцого сочетдция всех команд организация первой и второй групп выходовформирователя псевдослучайных чиселпроизводится путем черезразрядцогоподключения выходных линий рдзрлдов,Так как фор,ировдель псевдослучайных чисел имеет 2 - 1 состояний,где 1 с - количество разрядов формирователя, т,е, на его выходах формируютси все кодовые слова, за исключением нулевого (0000 - запрещенное состояние), то каждое состояние второйгруппы выходов разрядов (Л, А,1) будет сочетаться со всеми состояниямпервой группы выходов разрядов (ЛА) . Таким образом, ддый код ЛЛ,адреса команды будет встречдтьсл сполным набором АА данных. Нд следующем шаге сдвига инФормации в генераторе псевдослучашьх чисел состояниеЛЛ будет интерпретировано как адресследующей команды ц, следовательно,при полном цикле работы формирователяпсевдослучайных чисел будет обеспеченсоответственно попарный перебор всехкоманд, Для обеспечения перебора поо3,4 и т,д, команд необходимо организовать первую и вторую группу выходов 25 30 35 40 5 50 55 формирователя псевдослучайных чисел путем подключения соответственно выходов каждого 3,4 и т,д, разрядов формирователя псевдослучайных чисел,Использование изобретения позволяет формировать последовательности псевдослучайных тестовых воздействий для микрспроцессорных программируемыхконтроллеров и микраЭВМ, Частотаповторения команд в выходной последовательности тестовых воздействийустройства может быть задана путемзанесения каждой команды в несколькоячеек в блоке 2 памяти команд в соответствии с зддднцой вероятностью Формула и з о б р е т е н и я Геератор тестов, содержащий формирователь псевдослучдйцых чисел,блок памяти и счетчик, причем синхровход генератора саедцец с первымвходом элемента И, вход сброса генератора соединен с входами сброса формирователя псевдослучайных чисел исчетчика, о т л и ч а ю щ и й с ятем, что, с целью увелчея быстродействия, гецердтор содержит элементИ, трггер и коммутатор, причем входсицхрошздци генератора соединен ссицхровходом блока пдмлти, выход которого соединен с первым ицформадоцьм входом коммутатора, выходкоторого явллетел выходом поля тестового набора генератора, выход признака конца теста которого соединен свыходом триггера, вход сброса которого соединен с выходом заема счетчика,1 с-й разрядный выход счетчика, где1 о,М, М - длина установочнойпоследовательности с учетом конкретного типа заданцаго тестируемогообьекта, соединен сд входом синхронизации триггера, информационный входкоторого подключен к шине единичногопотенциала генератора, счетный входсчетчика соединен с выходом элементаИ и синхровходом формирователя псевдослучайных чисел, первая и втораягруппы выходов которого соответственно соединены с адресной группой входов блока памяти и второй группойинформационных входов коммутатора, авторой вход элемента И соединен свходом пуска генератора,