Заполинающее устройство — SU 382147 (original) (raw)
82 Союз СоветскихоттиалистическихРеспублик Зависимое от авт детельс влено 25.Х,1 971 ( 1708466/18-24) М, Кл, 6 11 с 1900 киисоединением за оритетбликов ано 22. т 1.1973. Комитет изобретеиий елвм открытиинистров летень2 27.6 (088.8 при Совете ССпубликования описания 2 Х 11.1973 Авторыизобретения нейчук, В. В. Сыров и Ю, М. Тягай Заявител евский ордена Ленина политехнический институт им. 50-лети Великой Октябрьской социалистической революцииАПОМИНАЮЩЕЕ УСТРОЙСТВО Известно запоминающее устройство (ЗУ),содержащее накопительные блоки, состоящиеиз запоминающих ячеек, объединенных цепяи сдвигарегистр адреса, дешифратор адреса, выходы которого подключены к олнпмвходам выходных запоминающих ячеек накопительных блоков, другие входы которых полсоединены к регистру слова, блок управленияи схемы И,Недостаткозт известного ЗУ является зттачцтельное количество адресных шиц, что уело)кцяет устройство и снижает его надежность.Описываемое ЗУ отличается от известноготем, что оно содержит схему анализа адреса,входы которой полключены соответственно крегистру адреса и блоку управления, а вылоЛы - ко входам дешпфратора адреса и к одним входам схем И, другие входы которыхсоединены с блокогм управления, а выходы -с регистром слова и с управляющими входами выхолных запомицаютцпх ячеек.Указанные отличия позволяют упроститьустройство и повысить его надежность,С целью увеличения оыстродействпя устройства целесообразно схему анализа адреса выполнить состоящей из вы титаюшего блока,вход которого подключен к одному входу схемьг анализа адреса, регистра исполнительногоадреса, вход которого подсоединен к выходувычитающего блока, а выход - к выходу схемы андлттзд адреса, счетчгтт;а текущего адре.са, вхол которого связан со входом счетчика иополнительцого алреса, выход которого под= ключен к запрещающему входу схемы запре та, второй вход которого связдц с друптмвходом схемы анализа алреса, д выход - со вхолом счетчика исполчительного адреса.На чертеке изображена блок-схема прелложенцого ЗУ.10 ЗУ содержит регистр слова 1 с информаццоцньтхттт вхолами 2, соелцценными с выхоламц схем ИЛИ 3 (условтто показаца одна схема ИЛИ), кото ые объедццяют информационные выходы накопителя 4 и входы записи 5.15 Накопитель 4 представляет собой за,мкнутые в кольцевую схему ц объединенные це;тями слвттга ввепх цлп вниз тцетттт слвига ца чертеже не показаны) запоминающие ячейки, конструктивно ттхолятцтте в накопительные 20 блоктт 6, т;дгт;лый ттз тото; ых содержит выходную запомицающую ячейку 7, связаццуто с регистром слова 1 и лешцфратопом адреса о.Управляюцтце вхолы ттьтходттьт.; зачомпцаютцих ячеек 7 ттдтопителя 4 связаны с выхолохт 25 схемы И 9, олин вход которой соединен сблоком управления 10, а другой - с выходом счетчика 11 исполнительного адреса схемы 12анализа адреса.В схему 12 анализа адреса входят также 30 вычитатоц;цй блок 13, счетчик 14 текущегоадреса с информационным вхолом (о, регистр (б исполнительного адреса и схема запрета (7 с запретом по входу, соединенному с выходом счетчика 11 исполнительного адреса. Второй вход схемы 17 полклочен к блоку управления 10, а,выход - к входу 18 счетчика 14 текущего адреса и входу 19 счетчика 11 исполнительного адреса, Входы вычитающего блока 13 связаны со счетчиком 14 текущего адреса и регистром 20 адреса, имеющего информационный вход 21. Выходы вычитающего блока И соединены со входами регистра (б исполнительного адреса, связанного с лешифратором 8 и счетчика 11 исполнительного адреса.Блок управления 10 связан с управляющими входами схемы 12 анализа адреса и через схему И 22 с управляющими входами регистра слова 1, информационные выхолы ко. торого подключены к информационным входам накопителя 4,Описываемое ЗУ работает следующим образом.На, ивформационные входы 2 регистра адреса 20 поступает адрес слова, которое необходимо считать или записать. На вычитающем блоке 13 из содержимого регистра 20 вычитается код, находящийся в счетчике 14 текущего адреса. Этот код представляет собой адрес слова, находящегося в выходной запоминающей ячейке первого накопительного блока б,Результат вычитания представляет собой исполнительный адрес слова, первая часть которого А,:переписывается в регистр (б исполнительного адреса, а вторая - алрес А, - в счетчик 11 исполнительного адреса. Ллрес А, поступает в дешифратор 8, при помощи которого выбирается один из блоков б накопителя 4. Лдрес А 9 определяет количество сдвигов в накопителе 4, необходимых для перемещения слова из ячейки, указанной адресом А в выхолную ячейку 7 выбранного дешифратором 8 блока 6 накопителя 4.,При каждом сдвиге, который осуществляется пол воздеЙствие 1 м управляющего сигнала с блока управления 10 через схему запрета 17, в счетчик 14 текущего адреса ,по входу 18 добавляется + 1, а в счетчик 11 исполнительного адреса по входу 19 добавляется- 1. При пулевом состоянии счетчика 1 с еговыхода снимается сигнал, который блокирует схему 17, и слвиги прекращаются. Этот же сигнал открывает схемы И 9 и схему И 5 22, через которые прохолят сигналы с блокауправления 10, разрешающие выборку слова.При считывании слово из выбранной выходной ячейки переписывается через схему ИЛИ 3 в регистр слова 1.10 Блок управления 10 синхронизирует такжеработу блоков схемы 12 анализа адреса. На его входы подаются сигналы начала операции, чтения, записи, а с выхода снимается сигнал конец операции,15Предмет изобретения1. Запоминающее устройство, содержащеенакопительные блоки, состоящие из заломи нающих ячеек, объединенных цепями сдвига,регистр адреса, дешифратор адреса, выходы которого подключены к одним входам выходных запоминающих ячеек накопительных блоков, другие входы которых подсоединены к 25 регистру слова, блок управления и схемыИ, отличающееся тем, что, с цельюпрощения устройства и повышения его надежности, оно содерхкит схему анализа адреса, входы которой подключены соответственно к регист ру алреса н блоку управления, а выходы - ковходам лешифратора адреса и к олним входам схем И, другие вхолы которых соединены с блоком управления, а выходы - с регистром слова и с управляющими входами вы кодных запоминающих ячеек.2, Запоминающее устройство по п. 1, отличаюи 1 ееся тем, что, с целью увеличения быстродействия, схема анализа адреса содержит вычитающий блок, вход которого, подключен 40 к одному входу схемы анализа адреса, регистр исполнительного адреса, вход которого подсоединен к выходу вычитающего блока, а выход - к выходу схемы анализатора адреса, счетчик текущего адреса, вход которого 45 связан со входом счетчика исполнительногоадреса, выход которого подключен к запрещающему входу схемы запрета, второй вход которой связан с другим входом схемы анализа адреса а выход - со входом счетчика 50 исполнительного адреса.Нанкин дакто оставитель В, РуТехред Т. Усков орректор Е, Сапуноваказ 2134/19 Изд.1525 Тираж 576 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж.35, Раушская наб., д. 4 5Типография, пр. Сапунова, 2