Цифровое устройство частотной автоподстройки — SU 428566 (original) (raw)
428566 Союз Советских Социалистических РеспубликОП ИКАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Зависимое от авт. идетельства 1) 17477962 22) Заявле:.02.7 51) М. Кл 4/ 7/О с присоедпненпехт заявки осударстеенный комитетСоеета Министрое СССРоо делам иэобретенийи открытий 2) Прнорите но 15.05.74 Бюллетень Ле 18 сания 25.02.75(088.8) иолико ата опу бликования о 72) Авторы етзобретения Д, Кислю(54) ЦИФРОВОЕ УСТРОЙСТВО ЧАСТОТНОЙ АВТОПОДСТРОЙКИ Изобретение относится к области радиосвязи и может быть использовано в качестве формирователя опорного напряжения для приема фазоманипулированных сигналов с нестабильной несущей частотой. 5Известно цифровое устройство частотной автоподстройки, содержащее сместитель обратной связи, выход которого подключен через ограничитель ко входу цифрового частотного дискриминатора, выходы накопителя частот ных ошибок через формирователь импульсов добавления и исключения подсоединены,ко входу управления делителя частоты, к счетному входу которого подключен выход хронизатора, а выход делителя частоты подключен через ете ремножитель напряжений и умнокитель частоты к гетеродинному входу смесителя обратной связи.Недостатком известного устройсттва является широкая полоса захвата кольца частотной ав топодстройки и соответственно пониженная помехоустойчивость автоподстройки из-за возникновения астатической расстройки частоты.С целью повышения помехоустойчивости автоподстройки частоты в предлагаемом устрой стве выход цифрового частотного дискриминатора подсоединен ко,входу наиопителя частотных ошибок через дополнительно введенный узел объединения, ко второму входу. которого подсоединен выход старшего разряда накопи теля частотных ошибок через дополнительно введенный узел коатпенсации астатической расстройки частоты, вход опроса которого связан с выходом хронизатора.На чертеже приведена функциональная схема предлагаемого цифрового устройства частотной автоподстройки для когерентного фазового демодулятора.Устройство содержит умножитель частоты 1 на и, где и - кратность фазоманипулированного сигнала, смеситель 2 петли обратной связи с каскадом фильтрации 3, хронизатор 4 с выходами 5 - 7, управляемый делитель 8, перемножитель напряжений 9, умножитель 10 частоты на г, ограничитель 11 кольца частотной автоподстройки, цифровой частотный дискриминатор 12 с измерительным входом И, с выходом 14 импульсов и с выходом 15 знака, узел объединения 16, накопитель 17 частотных ошибок с формирователем 18 импульсов добавления и исключения, узел 19 компенсации астатической расстройки частоты, узкополосный фильтр 20 кольца фазовой автоподстройки с ограничителем 21, цифровой фазовый днскриминатор 22, накопитель 23 фазовых ошибок с формирователем 24 импульсов добавления и исключения, перемножитель напряжений 25 с полосовым фильтром 26 и ограничителем 27, делитель частоты 28 на и, цифровой фазовый детектор 29, делитель частоты 80 и ячейка1 О 15 25 50 55 И 31, составляющие узел 19 компенсации астатической расстройки частоты, сумматор 32 по модулю два и ячейка ИЛИ 33,составляющие узел 16 объединения, сумматор 34 по модулю два и формирователь 35 сигналов знака, составляющие цифровой частотный дискриминатор 13.Фазовый демодулятор с устройством частотной автоподстройки работает следующим образом.Входноц сигнал, представляющий собой фазоман 11 пулированное колебание с частотой в+Лн, ГдЕ Линаис(Цн(Аанаис, Л/инаис - максимальный уход значения частоты от его номинальной,велнчиныподается на умножитель частоты 1 на и, На выходе умножителя 1 присутствует неманипулированный сигнал ча- СтОтЫ П +22 Л 1 в, КОТОрЫЙ ПОдаЕтСя На СМЕСИ- тель 2 петли обратной связи, а на другой его вход поступает сигнал гетеродина с частотой аи+Лав, На выходе смесителя появляется сигнал с разностной частотойс н -- Пв+П Ьв - он - Ло и,Полоса пропу 1 скания каскада фильтрации 3 устанавливается равной 2 ПЦ а аис, Система автоподстройки содержит два кольца - частотное и фазовое,Регулирование частоты в кольце частотной автоподстройки осуществляется следующим образом.На измерительный вход 13 цифрового дискриминатора 12 поступает сигнал в виде им- ПУЛЬСОВ С ЧаСТОТой си КОТОРЫЕ СфОРМИРСВаНЫ путем ограничения колебания с выхода каскада фильтрации 3 с помощью ограничителя. На другой вход дискриминатора 12 поступают,импульсы с выхода 7 хронизатора 4, которые имеют частоту ., равную оредней частоте настройки фильтра 3. Если импульсы на входах сумматора 34 появляются однсвременно, то на выходе 14 импульс отсугствует. Таким Образом, количество импульсов на выходе 14 дискриминатора 13 пропорционально модулю разности частот:с и - о = 221 н+ П Ян - ни - Л 1 и - 1 и.Знак каждого импульса на выходе 14 определяется с помощью формирователя 3 О сигналов знака: если:импульс на выходе 14 соответствует импульсу на выходе огранич 1 ггеля 11, то ему )присваивается положительнып знак, т. е. этот импульс должен увеличивать число в накопителе частотных ошибок, если 11 мпульс на выходе 14;соответствует импульсу на выходе 7 хро 1 тизатора 4, то ему,присваивается отрицательныи знак, т. е. этот импульс должен уменьшать число в накопителе частотных ошибок.При совпадении частот следования импульсов, поступающих на входы частотного дискриминатора 12, количество импульсов с положительным и отрицательным знаком на выходе одинаково. Компенсация астатической расстройки частоты производится путем изменения числа п 2 в.накопителе частотны. ошибок, характеризующего разность измеряемых ча 20 зо 35 4 О 45 50 55 стот. Изменение производится так 11 м образом, что если число т, записанное в накопителе 17 частотных ошибок, выполненном в виде реверП 2 наиссивного счетчика, больше величины ГДЕ тнаиа - МаКСИМаЛЬНОЕ ЧИСЛО, На КОТОРОЕ рассчитан счетчик, то число пг уменьшается,тнаисесли же т меньше ., то пг увел,ичивается; т , выбирается таким образом, что при тнасахождении в накопителе 17 числа, частота сигнала гетеродина на входе смесителя 2 равна .и=п н, Указанное изменение числа осуществляется с помощью узла 19 компенса. ции астатической расстройки частоты, состоящего из делителя частоты 30, на вход которого поступают импульсы с выхода 5 хронизатора 4 и ячейки И 31, па один вход которой поступают импульсы с выхода делителя частоты 30, а на другой - потенциал со старшего разряда реверсивного счетчика 17.Узел 19 компенсации как и цифровой частотный дискриминатор 12 имеет два выхода - импульсный (выход делителя частоты 30) и знаковый (выход ячейки И 31). Импульсный выход через сумматор 32 по модулю два, ко второму входу которого подключен импульсный выход 14 частотного дискриминатора 12, подсоединен к счетному входу накопителя 17, а знаковый выход узла 19 компенсации через ячейку ИЛИ 33, на второй вход которой подключен знаковый выход 15 частотного дискриминатора 12, подсоединен к знаковому входу накопителя 17.Таким образом, число т в реверсивном счетчике меняется от суммарного воздействия сигнала рассогласования частот, получаемого в частотном дискриминаторе, и от местного сигнала, оформленного в делителе 31,Значение частоты импульсов опорного напряжения с,выхода управляемого делителя 8 зависит от количества импульсов дооавления и исключения, которые формируются в формирователе 18 путем опроса числа п 2, снимаемого с накопителя 17 в параллельном виде, импульсами опроса с ячеек управляемого делителя 8, Если на входе фазового демодулятора полезный сигнал отсутствует, то с помощью узла компенсации астатической расстройкп частоты число т в накопителе 17 принимает знатааначение, Частота сигнала с выхода управ 2 ляемого делителя 8 повышается путем преобразования, выполняемого с помощью пере- множителя 9, на один вход которого подается сигнал с управляющего делителя 8, а на другой вход - с выхода 6 хронизатора 4. Частота сигнала на выходе умножителя 10 частоты на 1 оказывается выше, чем частота сигнала на выходе смесителя 2 в г раз.,яказ Изд. М 1600 ЦНИИПИ Государственного комитета ио делам изобретений и Мсоква, 111(-З 5, РаушоканПодписное 1)ол. тгл. Костромского 1 празлен издательств, полиграфии н книжной торг:зл Для того, чтооы дополнительная коррекция .частоты, осуществляемая узлом компенсации . астатической расстройки, не увеличивала погрешность подстройки, скорость изменения числа к, определяемая частотой импульсов с вы хода делителя частоты 30, должна быгь меньше допустимой погрешности подстройки час- тоты, что достигается соответствующим выбором коэффициента деления делителя частоты 30. 10 Предмет изобретенияЦифровое устройство частотной автоподстройки, например, для когерентного фазового демодулятора, содерзкащее смеситель петли 15 обратной связи, выход которого подключен через ограничитель ко входу цифрового частотного дискриминатора, выходы накопителя частотиых ошибок через формирователь импульсов добавления и исключения подсоединены ко входу управления делителя частоты, к счетному входу которого подключен выход хронизатора, а выход делителя частоты подключен через перемножитель напряжений и умиожитель частоты к гетеродинному входу смесителя обрат. ной связи, отличаюшееея тем, что, с целью повышения помехоустойчивости автоподстройки частоты, выход цифрового частотного дискриминатора подсоединен ко входу накопителя частотных ошибок через дополнительно введенный узел объединения, ко второму входу которого подсоединен выход старшего разряда накопителя частотных ошибок чврез дополнительно введенный узел компенсации астатической расстройки частоты, вход опроса которого связан с выходом хронизатора,