Устройство для обработки информации — SU 545989 (original) (raw)
ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 11 545989 Союа Советскик Социалистических РеспубликфДУг 61) Дополнительное к авт. свид-ву22) Заявлено 09.07.75 (21) 2154622/24 51) М. Клб 06 Г 15/О присоединением заявки Государстввннык итет Приоритет Совета Министров ССС по делам изобретений) УДК 681,325(088,8) блико 7. Бюллетень5 н открытии ата опубликования описания 03.03.7 Авторыизобретения Н, М, Бондаренко(71) Заявитель Киевский ордена Ленина политехнический институт им, 50-лет Великой Октябрьской социалистической революции(54) УСТРОЙСТ ОБРАБОТКИ ИНФОРМАЦИИ Изобретение относится к вычислительнои иконтрольно-измерительной технике и можетбыть применено в цифровых вычислительныхмашинах, специализированных системах сбораи обработки информации, автоматизированныхсистемах управления, аппаратуре передачиданных, устройствах сжатия данных,Известно устройство для обработки информации 1, содержащее регистры операндов,сумматор, регистр результата, блоки памяти и 10управления. Недостатком устройства являетсянизкое быстродействие и большие аппаратурные затраты.Из известных устройств для обработки информации наиболее близким по технической 15сущности к изобретению является устройство 12, которое состоит из блока оперативной памяти, блока управления, регистров первого и второго операндов, сумматора, регистра результата, вход которого через сумматор 20соединен с выходами регистров первого и второго операндов, выход регистра результата соединен с первыми входами регистра первогооперанда, блока оперативной памяти и блокауправления, вход устройства соединен со вторыми входами регистра первого операнда иблока оперативной памяти, первый выход которого соединен со входом регистра второгооперанда.Однако отмечается его малое быстродейст вие при решении задач сжатия данных по способу кусочно-линейной аппроксимации.Целью изобретения является повышение быстродействия устройства для обработки информации. Для этого в устройство включены регистры первого и второго числителя, первого и второго знаменателя, схема сравнения и буферный регистр, вход которого соединен с выходом регистра результата, первый выход буферного регистра соединен с первым входом регистра первого числителя и третьим входом блока оперативной памяти, второй выход которого соединен со вторым входом регистра первого числителя, второй выход буферного регистра соединен с первым входом регистра первого знаменателя и четвертым входом блока оперативной памяти, третий выход которого соединен со вторым входом регистра первого знаменателя, четвертый и пятый выходы блока оперативной памяти соединены соответственно со входами регистра второго числителя и регистра второго знаменателя, выходы регистров первого и второго числителя и первого и второго знаменателя соединены со входами схемы сравнения, выход которой соединен со вторым входом блока управления.На чертеже показано предложенное устройство.Устройство для обработки информации состоит из блока оперативной памяти 1, блока5 И 15 20 25 управления 2, регистра первого операнда 3, регистра второго операнда 4, сумматора 5, регистра результата 6, регистра первого числителя 7, регистра второго числителя 8, регистра первого знаменателя 9, регистра второго знаменателя 10, схемы сравнения 11 и буферного регистра 12.Работа устройства для обработки информации начинается с подачи на вход регистра первого операнда 3 и блока оперативной памяти 1 кода очередного отсчета. В регистр второго операнда 4 из блока оперативной памяти 1 передается код предыдущего отсчета. В сумматоре 5 выполняется вычитание кодов, разность запоминается в регистре результата 6 и передается из регистра результата 6 в регистр первого операнда 3, а также в блок оперативной памяти 1. Одновременно из блока 1 в регистр 4 передается код величины начального приращения интервала аппроксимации.В сумматоре 5 выполняется вычитание кодов, а разность запоминается в регистре результата 6, из которого она передается в регистр первого операнда 3, а из блока 1 в регистр 4 - код суммарного приведенного приращения.В сумматоре 5 выполняется сложение, и сумма запоминается в регистре 6, откуда передается в регистр первого операнда 3 и блок оперативной памяти 1. Одновременно из блока 1 в регистр 4 передается код величины допустимой ошибки апроксимации. Блок управления 2 в зависимости от результата анализа выдает сигналы, по которым в сумматоре 5 при соблюдении условий выполняется сложение, а при соблюдении другого условия - вычитание. Результат запоминается в регистре 6, откуда передается в первую зону буферного регистра 12, В регистр 4 из блока 1 передается код номера шага квантования, который в сумматоре 5 увеличивается на 1 и результат запоминается в регистре 6. Кроме того, при выполнении условия код результата переписывается пз первой зоны регистра 12 в блок оперативной яамяти 1.Код номера шага квантования передается во вторую зону регистра 12, При выполнении условия код результата переписывается из первой зоны регистра 12 в блок 1, Прп выполнении условия из буферного регистра 12 в блок 1 передается код номера шага квантования, На этом цикл работы устройства заканчивается,При невыполнении условия из первой зоны регистра 12 в регистр первого числителя 7 передается код результата, а из второй зоны регистра 12 в регистр первого знаменателя 9 передается код номера шага квантования. Одновременно из блока оперативной памяти 1 в регистр второго числителя 8 передается код суммы, а в регистр второго знаменателя 10 - код разности. В схеме сравнения 11 проверяется условие возможности аппроксимации с ошибкой, меньшей допустимой,Если условие не выполняется, блок управ 30 35 4 О 45 50 55 60 65 ления 2 принимает решение о регистрации предыдущего отсчета как существенного. При невыполнении условия возможности аппроксимации код существенного отсчета и код числа квантов в интервале аппроксимации регистрируются в блоке 1.Существенный отсчет и код шага дискретизации находятся в блоке оперативной памяти 1 и при необходимости могут быть выданы из устройства.Наибольшая эффективность использования устройства достигается в многоканальной системе, поскольку при этом имеется возможность параллельного использования отдельных частей устройства для одновременной обработки информации по разным каналам.Устройство для обработки информации увеличивает эффективное быстродействие системы оперативной обработки информации со сжатием данных более, чем в три раза по сравнению с известным, а при реализации более эффективных в смысле коэффициента сжатия алгоритмов аппроксимации эффективное быстродействие в 5 - 6 раз при небольших дополнительных затратах оборудования.Формула изобретенияУстройство для обработки информации, содержащее блок оперативной памяти, блок управления, регистры первого и второго операндов, сумматор, регистр результата, вход которого через сумматор соединен с выходами регистров первого и второго операндов, выход регистра результата соединен с первыми входами регистра первого операнда, блока оперативной памяти и блока управления, вход устройства соединен со вторымп входами регистра первого операнда и блока оперативной памяти, первый выход которого соединен со входом регистра второго операнда, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит регистры первого и второго числителя, первого и второго знаменателя, схему сравнения и буферный регистр, вход которого соединен с выходом регистра результата, первый выход буферного регистра соединен с первым входом регистра первого числителя и третьим входом блока оперативной памяти, второй выход которого соединен со вторым входом регистра первого числителя, второй выход буферного регистра соединен с первым входом регистра первого знаменателя и четвертым входом блока оперативной памяти, третий выход которого соединен со вторым входом регистра первого знаменателя, четвертый и пятый выходы блока оперативной памяти соединены соответственно со входами регистра второго числителя и регистра второго знаменателя, выходы регистров первого и второго числителя и первого и второго знаменателя соединены со входами схемы сравнения, выход которой соединен со вторым входом блока управления.545989 2. Справочник по цифровой вычислительнойтехнике (под редакцией Малиновского Б. Н.),Техника, Киев, 1974, с. 16,Источники информацп, принятые во внимание при экспертизе:1. Каган Б. М., Каневский М. М. ЦВМ и системы, М Энергия, 1974,Составитель Т. АрешевРедактор Л. Лепилина Техред Л. Морозова Корректор Т. Добровольская 401нного комитета См изобретений ива, Ж, Раушск аказ 226 13Ц 1 ИР П ПодписноеСССР Типография, пр. Сапунова,ВкогтрктАг Изд. Ю Государстве по дел 3035, Моск