Инвертор — SU 661804 (original) (raw)
ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицесаа Республик,СССР по делам изобрете и аткрвтий05.05.79. Бюллетень17 та опубликован описания 07.05,79) ИНВЕРТОР Изобретение относится к импульсной технике, предназначено для использования во входных схемах оперативных запоминающихустройств.Известен инвертор, содержащий транзисторы прямого и инверсного выходов, токо- задающий транзистор и ряд диодов. При 5 этом базы выходных транзисторов объединены через диод и через резисторы соединены с положительным полюсом источника питания, объединенные эмиттеры подключены к коллектору токозадающего транзистора1 Оэмиттер которого через резистор соединен с шиной нулевого потенциала, Катод входного диода подключен ко входу инвертора, а анод - к базе транзистора инверсноговыхода 11.Недостатки этого устройства - высокое15значение минимального выходного напряжения нуля и несимметричность прямого и инверсного выходов по минимальному выходному напряжению нуля.Наиболее близок к предлагаемому токовый инвертор, содержащий входной транзистор, эмиттер которого соединен со входом устройства, а база подключена через резистор к положительному полюсу источника. Герш, А, Д. Торопов и Л. П. Удов питания, транзисторы прямого и инверсного выхода, эмиттеры которых соединены, базы объединены через диод, катод которого через резистор подключен к положительному полюсу источника питания, а анод соединен с коллектором входного транзистора.При этом к катоду упомянутого диода подсоединен также коллектор дополнительного транзистора, база которого объединена с эмиттерами выходных транзисторов и через резистор соединена с шиной нулевого потенциала, к которой также подключен эмиттер дополнительного транзистора 2.У этого устройства ограниченные функ циональные возможности при построении логических блоков из-за больших уровней выходных напряжений.С целью расширения функциональных возможностей при построении логических блоков путем уменьшения уровней выходных напряжений, в инвертор, содержащий входной транзистор, эмиттер которого соединен со входом устройства, база - через первый резистор с шиной положительного потенциала источника питания, транзисторы прямого и инверсного выхода, первый и второй дополнительные транзисторы, коллектор вход3ного транзистора соединен с базой транзистора прямого выхода, коллектор которого соединен с шиной положительного потенциала, а эмиттер - с базой первого допол" нительного транзистора й- прямым выходомустройства, через второй резистор с шиной нулевого потенциала, коллектор первого дополнительного транзистора соединен с базой транзистора инверсного выхода, через третий резистор - с шиной положительного потенциала, с катодом диода, анод которого соединен с коллектором входного транзистора, эмиттер первого дополнительного транзистора соединен с шиной нулевого потенциала, коллектор транзистора инверсного выхода соединен с шиной положительного потенциала, а эмиттер - с инверсным выходом устройства и через четвертый резистор - с шиной нулевого потенциала, введен второй дополнительный транзистор, коллектор и эмиттер когорого соединены соответственно с коллектором и эмиттером первого дополнительного транзистора, а база - сэмиттером транзистоа инверсного выхода.На чертеже представлена принципиальная схема устройства.Эмиттер входного транзисторасоединенсо входом 2 устройства, а база через резистор 3 соединена с шиной положительного потенциала 4, транзистора инверсного выхода 5,транзистора 6 прямого выхода, первого дополнительного транзистора 7 и второго дополнительного транзистора 8. Коллектор транзистора 1 соединен с базой транзистора 5, эмиттер которого соединен с базой транзистора 7 и через резистор 9 с шиной нулевого потенциала 1 О. Эмиттер транзистора 7 соединен с шиной нулевого потенциала 10, а коллектор - с базой транзистора 6 и через резистор 11 - с шиной 4, Коллектор и эмиттер транзистора 8 соединены соответственно с коллектором и эмиттером транзистора 7, база транзистора 8 соединена с эмиттером транзистора 6 и через резистор 12 - с шиной 10. Коллекторы транзисторов 5 и 6 соединены с шиной 4, а"их-эмиттеры " в сбответствецйо с инверсным 13 и прямым 14 выходами устройства, Анод диода 15 соедйнен сколлектором транзистора 1, а катод - с коллекторами транзисторов 7 и 8.Работает устройство следующим образом Если на вход 2 инвертора подана логическая единица (Ых 2.)р = 1,4), переход база-эмиттер транзистора 1 закрыт. Ток через резистор 3 и через переход база-коллектор транзистора 1 течет в базу транзистора 5 и открывает его. Эмиттерный ток транзистора 5" создает- падение напряжения на резисторе 9, Номинал резистора 3 выбирают таким, чтобы 1 эбй 1)1)р = 0,7 в. При этом открывается транзистор 8, акт йойижается до 0,7 в, диод 15 открывается, и часть токапротекающего через резистор 3 в базу транзистора 5, ответвляется через диод 15 вфор,иула изобретения 30 Инвертор, содержащий входной транзистор, эмиттер которого соединен со входом устройства, база через первый резистор - с шиной положительного потенциала источника питания; транзисторы прямого и инверсного выходов и первый дополнительный транзистор, коллектор входного транзистора соединен с базой транзистора прямого выхода, коллектор которого соединен с шиной положительного потенциала, а эмиттер с базой первого дополнительного транзистора и прямым выходом устройства, а через второй резистор - шиной нулевого потенциала, коллектор первого дополнительного транзистора соединен с базой транзистора 35 45 40 прямого выхода, через третий резистор с шиной положительного потенциала, с катодом диода, анод которого соединен с коллектором входцого транзистора, эмиттер первого дополнительного транзистора соединен 50с шиной нулевого потенциала, коллектор транзистора инверсного выхода соединен с шиной положительного потенциала, а эмиттер - с инверсным выходом устройства и через четвертый резистор - с шиной нуле 55 вого потенциала, отличающийся тем, что,с целью расширения функциональных возможностей при построении логических блоблоков путем уменьшения значений уровней выходных напряжений, в него введен второй коллектор транзистора 7. На эмиттере транзистора 5 поддерживается постоянный потенциал 0,7 в, При этом транзистор 6 закрыт.5Если на вход инвертора подан логическийнуль (.)4 х(.)р = 0,7 в), то )65 понижается, транзистор 7 запирается, )вт понижается. 1)к растет до тех пор, пока не достигнет 2)р. При этом)бв достигает величины )р = 0,7 в, транзистор 8 открывается и часть тока, текущего через резистор 1 1, ответвляется в коллектор транзистора 8, На эмиттере транзистора 6 поддерживается потенциал 1)эе = 0,7 в. На эмиттере тран. -зистора 5 при этом потенциал цзв= 0 в.Таким образом, при подаче на вход 2логической единицы (О 1,4 в), на выхо/де 14 имеется напряжениеалых = 0,7 в.На выходе 13 при этом имеется напряжение 1.) ба = 0 в. При подаче на вход 2 логического нуля (.)Ик = 0,7 в) на выходе 4 име 20 ется напряжение дых= 0 в, на выходе 3при этом имеется напряжение )Ак= 0,7 в.Инвертор по сравнению с прототипомобладает большими функциональными возможностями при построении логических блоков за счет снижения уровней выходных напряжений логического нуля ) 8 ех с 1,4 в до 0 в и логического нуля 1.).8 и с + Еюдо 07 в.ех ир ЦНИИП по 113035, М илиал ПППдарственного к изобретений и Ж - 35, Раушстл, г. Ужгород Госу елам сква, Пате 5дополнительный транзистор, коллектор и эмиттер которого соединены соответственно с коллектором и эмиттером первого дополнительного транзистора, а база - с эмиттером транзистора инверсного выхода,6 Источники информации, принятые во внимание при экспертизе