Коммутатор — SU 746924 (original) (raw)
ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскинСоциалистическихРеспублик 1 , 746924 Р, 1 1)ь 1 Ц 6".1 зМ 1.1 1;1 ЙФ е(23) Приоритет Опубликовано 07.07.80, Бюллетень25Дата опубликования описания 07.07,80 но делам изобретений н открытий(54) КОММУТАТОР Изобретение относится к элементам автоматики и вычислительной техники и может бытьиспользовано для коммутации сигналов в системах дискретной измерительной техники и при.бор острения.Известен коммутатор, содержащий дешифратор, регистр запоминания адресов и ключиполя коммутации (11.Это устройство не защищает поле коммутаций от сбоев в линии передачи информации.Наиболее близким к изобретению является1 Окоммутатор, содержащий дешифратор адресов,регистр запоминания адресов, соединенныйс ключами ноля коммутации 121,Недостаток устройства - низкая помехо 15устойчивость и контролеспособность, Например,в результате отказа дешифратора или ошибокввода программы набора соединений возможнозамыкание ключей контактного поля, приводящее в некоторых случаях к недопустимому(по условиям работы поля коммутации) замыканию коммутируемых цепей. фЦель изобретения - повышение помехоустойчивости коммутатора. 2Цель достигается за счет того, что выходи дешифратора разделены на группы, причем вы. ходы дешифратора, принадлежащие одной груп. пе, подсоединены ко входам первого многовходового элемента ИЛИ, а также к первым входам двухвходовых элементов И, выходы которых соединены со входами регистра запоминания адресов, а вторые входы подключены к инверсному выходу первого триггера данной группы, выходы регистра запоминания адресов, относящиеся к одной группе, подсоединены ко входам ключей поля коммутации, а также ко входам второго многовходового элемента ИЛИ, выход которого связан со входом возбуждения первого триггера данной группы, выход первого многовходового элемента ИЛИ соединен со счетным входом второго триггера данной группы, выход которого подключен к счетному входу третьего триггера данной группы, шина установки в ноль соединена со входами сброса первого, второго и третьего триггеров каждой группы, а также со входами сбросарегистра запоминания адресов, выходы третьих триггеров всех групп поданы на входы третьегоТриггер 16(17) перебрасывается, сигнал на его выходе становится равным нулю, соответствующие элементы И 3-5 (6.8) запираются, и на входах регистра 2 запоминания адресов сигналыв пределах этой группы становятся равными ну. лю независимо от выходных сигналов дешифратора, Таким образом, на ключи каждой группы УЗС может пройти только один сигнал управ. ления (первый в порядке поступления кодов),Сигналы с выхода дешифратора в пределахкаждои группы УЗС подаются, кроме того,на вход логических элементов ИЛИ 20 и 21 ис выхода - на двухразрядные счетчики, выполнен.ные на триггерах 22, 23 и 24, 25. При возбуждении выхода дешифратора, соответствующегопервому в группе УЗС соединению, в соответ.ствующий счетчик записывается единица,Если из-за ошибки в программе набора соединений, отказа дешифратора или сбоя в цепипередачи кодов адресов возбуждается один извыходов дешифратора, входящий в группу УЗС,где уже прошло одно соединение, то этот сигнална вход регистра 2 запоминания адресов не проходит, так как элементы И заперты сигналом ссоответствующего триггера 16(17) и соответствующий ключ поля коммутации не включается,Одновременно через элемент ИЛИ 20(21) сигнал с выхода дешифратора поступает на входдвухраэрядного счетчика 22, 23 (24, 25), записывая в него вторую единицу. На выходе двухразрядного счетчика формируется сигнал в виделогической единицы, который подается на входэлемента ИЛИ 26. На выходе элемента ИЛИ26 формируется сигнал "сбойф, свидетельству.ющий о наличии в программе набора соединений второго адреса в одной из групп УЗС,Таким образом, обеспечивается контрольустройства коммутации на наличие условно запрещенных соединений.По окончании такта работы устройства ре.гистр 2 запоминания адресов, триггеры запоминания УЗС 16 и 17 и триггеры 22 - 2 э ус.танавливаются в исходное состояние сигналом"Установ,Оф.Таким образом, изобретение обеспечиваетповышенную помехозащищенность устРойства 20 3 74692многовходового элемента ИЛИ, выхоц которого является выходом коммутатора.Функциональная блок-схема коммутатораизображена на чертеже.Коммутатор содержит дешифратор 1 адресовсоединений, подключенный к регистру 2 запоминания адресов через двухвходовые элементыИ 3.8. Выходы регистра 2 по группам соединены с ключами 9-14 поля 15 коммутации и стриггерами 16 и 17 запоминания условно за 10прещенных соединений УЗС через многовходовые элементы ИЛИ 18 и 19.Выходы дешифратора по группам подключены к многовходовым элементам ИЛИ 20 и21 и через них к последовательно соединеннымцепочкам счетных триггеров соответственно 2215и 23 и 24 и 25. Выходы триггеров 23 и 25подключены к многовходовому элементу ИЛИ26.Устройство работает следующим образом.На вход дешифратора 1 подаются код адре.са соединения и синхронизирующий ситнал(синхроимпульс). При этом возбуждается выход дешифратора 1, соответствующий по данному коду, Сигнал а; (1, 2 6) через один иээлементов И 3-8, подключенный к этому выхо 25ду дешифратора, подается на соответствующийвход регистра 2 запоминания адресов. На выходерегистра 2 формируется сигнал (Ь 1 - Ь 6 ), включающий соответствующий ключ иэ числа 9-14коммутационного поля 15. Объединение ключейЗов группы условно запрещенных соединений (УЗС),т. е. в такие группы, в которых допускаетсявключение только одного ключа, их количествов группе и число групп УЗС определяется"исходя из условий работы устройства.В исходном состоянии после установлениярегистра 2 и триггеров 16 и 17 в нулевое состояние сигналом "Установ. 0" на входах элементов И 9-14, соединенных с выходами триггеров16 и 17, устанавливается логическая единица,40При подаче на дешифратор 1 кода адреса исинхроимпульса возбуждается один из еговыходов и сигнал а; (= 1,2.6) проходит через соответствующий элемент И 3-8 на входрегистра 2 запоминания адресов и далее на45ключ 9-14 после коммутации. При смене кодаадреса и поступления следующего синхроимпуль.са возбуждается другой выход дешифратора,сигнал с его выхода через элемент И подаетсяна регистр 2 и далее на соответствующий ключполя коммутации,Таким образом, последовательно осуществляет.ся включение всех ключей, необходимых вданном такте работы устройства,Сигналы управления ключами в пределахч.каждои группы УЗС подаются на фвход логического элемента ИЛИ 18(19), а с его выходана вход триггера запоминания УЗС 16(17). Формула изобретения Коммутатор, содержащий дешифратор адресов, входы кода адреса и вход синхронизации которого являются входамикоммутатора, регистр запоминания адресов и ключи поля коммутации, отличающийся тем,что, с целью повышения помехоустойчивости, выхо. ды дешифратора разделены на группы, причем выхрды дешифратора, принадлежащие одной группе, подсоединены ко входам первогоЖ5 746924 6 многовходового элемента ИЛИ, а также к ки в ноль соединена со входами сброса первого, первым входам двухвходовых элементов И, второго и третьего триггеров каждой группы, выходы которых соединены со входами регистра а также со входами сброса регистра запоминания запоминания адресов, а вторые входы лодключе- адресов, выходы третьих триггеров всех групп вы к инверсному выходу первого триггера данной 5 подключены ко входам третьего многовходового группы выходы регистра запоминания адресов, элемента ИЛИ, выход которого являешься выхо. относящиеся к одной группе, нодсоединеньг ко дом коммутатора. входам ключей поля коммутации, а также ко Источники информации, входам второго многовходового элемента ИЛИ, принятые во внимание при экспертизе выход которого связан со входом возбуждения 1. Дроздов Е. А. и др. Микропрограммные первого триггера данной группы, выход первогоцифровые вычислительные машины. М., Воен. многовходового элемента ИЛИ соединен со счет- издат, 1974, с.325. ным входом второго триггера даннои группы, 2, Сомкни В. В. и Коньков Н. Г. Автомат выход которого подключен к счетному входу проверяет самолет и ракету. М Воениздат, 1967, третьего триггера данной группы, шина установ. 15 с. 99-100. Заказ 3974/52 Тираж 99одлиснлиал ППП "Патент", г. Ужгород, ул. Проектная, 4