Устройство для порогового контроляуровня искажений вершины импульсногосигнала — SU 834612 (original) (raw)

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистичесиихРеспублик и 834612Опубликовано 30. 05. 81. Бюллетень ЛЬт Дата опубликования описания 10.0 б.81(72) Авторы нзобретен ин и В,С.Василь В.Т,Ось) Заявитель ДЛЯ ПОРОГОВОГО КОНТРОЛЯ УРОВНЕРШИНЫ ИМПУЛЬСНОГО СИГНАЛА СТРОЙСТСКАЖЕНИЙ 2 й вершины импульсржащее блок памяторого соединен ссигнала, первым рования, входом амятью и входом ой вход - с выхоля уровняного сигналти, первыйшиной иссл каж со в дуемога суммления входом бло блока упра блока сбро о а выходрованияаратора,ервому досои лока араторомсоединенход - сатора,ен к выому. ыход трукту ойства Изобретение относится к электроизмерительной технике и может бытьиспользовано в быстродействующих тестерах контроля параметров транзисторов,Наиболее близким к предлагаемомуизобретению по технической сущностиявляется устройство для пороговогоконтроля искажений вершины импульсного сигнала, содержащее блок памяти,блок суммирования, блок управления10памяти, блок сброса, компаратор итриггер Г 11.Недостатком устройства являетсяограниченность функциональных возмож 15ностей. Устройство не обеспечиваетвозможности анализа искажений импульсов любой полярности, не.позволяетпроизводить анализ, искажений, имеющих вид одиночных выбросов,20Цель изобретения - расширение функциональных воэможностей.Укаэанная цель достигается тем,что устройство для порогового контром блока управления памятьювторым входом блока суммипервым входом первого комп выход которого подключен к п входу триггера, установочный которого соединен с выходом сброса, снабжено вторым комп и инвертором, вход которого с выходом блока памяти, а вь первым входом второго компар второй вход которого подключ ходу блока суммирования и вт входу первого компаратора, а ко второму входу триггера,На чертеже представленная электрическая схема у3 83461Устройство состоит из блока 1 папяти, (операционного усилителя с коммутируемьм входом, в цепи обратной .связи которого включен запоминающийконденсатор), блока 2 управленияпамятью (одновибратора), блока 3 суммирования (операционного усилителя),инвертора 4, первого и второго компараторов 5 и 6, триггера 7 и блока8 сброса. 10Устройство работает следующим образом.Исследуемый импульс поступает навходы блоков 1-3 и 8, Блок 2 управления памятью вырабатьвает импульс, 15задержанный относительно исследуемогона время, исключающее влияние переходных процессов, Этот импульс подается на второй вход блока 1 памятии переводит его в режим запоминания 20. постоянного уровня исследуемого сигнала.и хранения этого уровня до окончания исследуемого сигнала.Выходной сигнал блока 8 сбросапереводит триггер 7 в одно иэ устойчивых состояний. Блок 3 суммированияосуществляет алгебраическое сложениеисследуемого сигнала и сигнала, сформированного блоком 1 памяти, которыйимеет постоянный уровень и полярность 30противоположную полярности исследуемого сигнала. В результате сложениявыделяются усиленные искажения плоской вершины исследуемого импульса.Компараторы 5 и 6 сравнивают сигнал иСкажений с выходньм сигналомблока 1 памяти и инвертированным сигналом на выходе блока 4,Действительное значение уровняискажений определяется аоотношением 40- 007,тгде Оп - величина .абсолютного размаха искажений;00 - величина постоянного уровня 45исследуемого сигнала. 2 4Если величина искажений превышает допустимое значение, задаваемое в процентном отношении коэффициентом усиления блока 3 суммирования, т. е. если К ) К 0, то срабатьвает один из компараторов 5 или 6 и триггер 7 перебрасывается в другое устойчивое состояние.Предлагаемое устройство позволяет обнаруживать искажения любой формы и длительность на вершинах импульсов любой полярности.формула изобретенияУстройство для порогового контроля уровня искажений вершины импульсного сигнала, содержащее блок памяти, пер- . вый вход которого соединен с шиной исследуемого сигнала, первым входом блока суммирования, входом блока .управления памятью и входом блока сброса, второй вход - с выходом блока управления памятью, а выход - со вторым входом блока суммирования и первым входом первого компаратора, выход которого подключен к первому входу триггера, установочный вход которого соединен с выходом блока сброса, о т - л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, оно снабжено вторым компаратором и инвертором, вход которого соединен с выходом блока памяти, а выход - с первым входом второго компаратора, второй вход которого подключен,к выходу блока суммирования и второму входу первого компаратора, а выход - ко второму входу триггера.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке В 2611621/О 1, кл. Н ОЗК 5/00,1978.Составитель В.ЛившицРедактор М.Лысогорова Техред Е.Гаврилешко Корректор Л,ИванЗаказ 409 71 Тираж 732Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1 13035, Москва, Ж, Раушская наб ., д, 4/5 Филиал ППП Патент , г. Ужгород, ул. Проектная, 4

Смотреть

Устройство для порогового контроляуровня искажений вершины импульсногосигнала