Устройство для защиты последовательно-параллельно включенных полупроводниковых вентилей от перегрузок — SU 907723 (original) (raw)
ОП ИСАНИЕ ИЗОБРЕТЕНИЯ 907723 Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТБЛЬСТВУпо делам изобретений н открытий(54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПОСЛЕДОВАТЕЛЬНОПАРАЛЛЕЛЬНО ВКЛЮЧЕННЫХ ПОЛУПРОВОДНИКОВЫВЕНТИЛЕЙ ОТ ПЕРЕГРУЗОК Изобретениеи может бытьполупроводникоперегрузок.Известны усобразователей,грузки, корректуправления и бтический выклю относится к электротехнике использовано для защиты ых преобразователей от троиства длясодержащиер сигнала пеыстродействучатель 1,защиты преатчики переегрузки, блок щий автомаНедостатком известных устройств яв-о ляется низкая надежность, так как в связи с разбросом параметров и отсутствием выравнивающих элементов токи, протекающие через параллельно соединенные диоды, отличаются по величине, поэтому наиболее нагруженные 1 диоды практически остаются незащищенными и раньше установленного времени протер певают тепловой пробой, приводя к перегрузкам остальных диодов и отказам преобразователя.Наиболее близким к изобретению техническим решением является устройство защиты преобразователя, содержащее датчики перегрузки, выходы которых подключены к входу логического блока, состоящего из элемента задержки, схемы И, элемента памяти и схемы НЕ, и включающе-выклю. чающий исполнительный блок 2,Однако известное устройство имеет низкую надежность, обусловленную тем, что оно не обеспечивает контроля кратности перегрузок по времени действия и их периодичности.Цель изобретения - повышение надежности за счет увеличения точности определения длительности перегрузок и их периодичности.Поставленная цель достигается тем, что в известчом устройстве логический блок снабжен фильтром, резистивным делителем, четырьмя блоками сравнения, тремя схемами ИЛИ и дополнительными пятью элементами задержки, тремя элементами памяти, тремя схемами И, тремя схемами НЕ, при этом выходы датчиков через первый блок сравнения и фильтр подсоединены к резистивному делитеЛю, выход которого соединен с входами других трех блоков сравнения с последовательно соединенными дополнительными элементами задержки, выходы которых через первую схему ИЛИ соединены с отключающим входом исполнительного блока и с входами двух дополнительныхи одного основного элементов памяти и двухдополнительных и одной основной схем И,вторые входы которых соединены с выходамиуказанных элементов памяти через два дополнительных и один основной элементызадержки, выходы всех трех дополнительныхсхем И через вторую схему ИЛИ, основныеэлемент памяти и схему НЕ связаны с, включающим входом исполнительного блока,вторые входы всех трех дополнительно введенных схем И соединены с входами-третьейсхемы ИЛИ, выход которой через две па ораллельно соединенные по входам дополнительные схемы НЕ соединен с стирающимивходами основного элемента памяти, подключенного на включающий вход исполнительного блока, и с стирающими входамиостальных двух дополнительных и основногоэлемента памяти через основному схему И,второй вход которой через дополнительнуюсхему НЕ подсоединен к отключающемувходу исполнительного блока.2 ЮНа чертеже представлена принципиальная электрическая схема устройства.Преобразователь 1 содержит полупроводниковые вентили 2 - 13. В катодные цепиодного из плеч преобразователя включеныдатчики 14 - 19 перегрузки, которые черезпервый блок 20 сравнения и фильтр 21соединены с резистивным делителем 22. Делитель 22 соединен с входами трех блоков23 - 25 сравнения, которые через дополнительные элементы 26 - 28 задержки и первуюзосхему ИЛИ 29 связаны с отключающимвходом 30 исполнительного блока. Выходыпервых дополнительно введенных элементов 26 - 28 задержки соединены одновременно с входами двух дополнительных и одногоосновного элементов 31 - 33 памяти, выходы 35которых через два других дополнительныхи один основной элементы 34 - 36 задержкисвязаны с первыми входами дополнительныхсхем И 37 - 39. Вторые входы дополнительных схем И 37 - 39 соединены с выходомпервых элементов 26-28 задержки, а их выаоходы подключены через последовательносоединенные схему ИЛИ 40, основные элемент 41 памяти и схему НЕ 42 к включающему входу 43 исполнительного блока.Дополнительная схема НЕ 44 подсоеди миена своим входом к отключающему входу 30исполнительного блока, а выходом черезосновную схему И 45 к стирающим входамэлементов 31 - 33 памяти. Третья схемаИЛИ 46, подключенная своими входамик выходам вторых элементов 34 - 36 задерж 50ки, через схему НЕ 47 соединена с вторымвходом основной схемы И 45, а через другуюсхему НЕ 48 - с стирающим входом основного элемента памяти 41,Устройство работает следующим образом. з 1Делителем 22 устанавливают величинусигнала, достаточную для нормального функционирования элементов 23 - 25 сравнения. При возникновении первого интервала кратности перегрузки срабатывает блок 23 сравнения и подается сигнал на вход элемента 26 задержки. Если перегрузка не исчезла, то, спустя допустимый промежуток времени, через схему ИЛИ 29 сигнал подается на отключающий вход 30 исполнительного блока и происходит отключение преобразователя от сети. Повторное включение исполнительного блока происходит по сиг: налу на включающем входе 43, но в элементе 33 памяти фиксируется отключение преобразователя по первому интервалу перегрузки и подается сигнал на элемент 36 задержки.Если в течение допустимого интервала, необходимого для остывания полупроводникового вентиля, произойдет повторное срабатывание исполнительного блока, сработают схемы И 39 и ИЛИ 40. Сигнал с выхода схемы ИЛИ . 40 через элемент 41 памяти, схему НЕ 42 поступает на включающий вход 43 исполнительного блока, который не даст разрешения на включение преобразователя в сеть до тех пор, пока не отработается интервал задержки элемента 36 задержки, после отработки которого произойдет стирание в элементах 33 и 41 памяти.Предлагаемое устройство обеспечивает более точный контроль длительности перегрузок и их периодичность, что в конечном итоге повышает его надежность.формула изобретенияУстройство для защиты последовательно- параллельно включенных полупроводниковых вентилей от перегрузок, содержащее датчики перегрузки, выходы которых подключены к входу логического блока, состоящего из элемента задержки, схемы И, элемента памяти, схемы НЕ, и включающеотключающий исполнительный блок, отличающееся тем, что, с целью повышения надежности за счет увеличения точности определения длительности перегрузок и их периодичности, логический блок снабжен фильтром, резистивным делителем, четырьмя блоками сравнения, тремя схемами ИЛИ и дополнительными пятью элементами задержки, тремя элементами памяти, тремя схемами И, тремя схемами НЕ, при этом выходы датчиков перегрузки через первый блок сравнения и фильтр подсоединены к резистивному делителю, выход которого соединен с входами трех других блоков сравнения с последовательно соединенными дополнительными элементами задержки, выходы которых через первую схему ИЛИ соединены с отключающим входом исполнительного блока и с входами двух допол- нительных и одного основного элемейтов памяти и двух дополнительных и одной основной схем И, вторые входы которых со907723 Составитель В. Костюхни Техред А. Бойкас Корректор М. Пожо Тираж 719 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений н открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патентэ, г. Ужгород, ул. Проектная, 4Редактор Н. ДжуганЗаказ 611/66 единены с выходами указанных элементов .памяти через два дополнительных и один основной элементы задержки, выходы всех трех дополнительных схем И через вторую схему ИЛИ, основные элемент памяти н схему НЕ связаны с включающим входом исполнительного блока, вторые входы всех трех дополнительно введенных схем И соединены с входами третьей схемы ИЛИ, выход которой через две параллельно соединенные по входам дополнительные схемы НЕ соединен с стирающими входами основного элемента памяти, подключенного на включающий вход исполнительного блока, и с стирающими входами остальных двух дополнительных и основного элементов памятичерез основному схему И, второй вход которой через дополнительную схему НЕ подсоединен к отключающему входу исполнительного блока,Источники информации,принятые во внимание прн экспертизе1. Авторское свидетельство СССРЖо 179823, кл. Н 02 Н 7/12, 1965.2. Авторское свидетельство СССРХо 383155, кл. Н 02 Н 7/12, 1968.