Формирователь частотно-манипулированных сигналов — SU 1190462 (original) (raw)
1190462 первый управляющий вход коммутатора и первый сигнальный вход переключателя соединены между собой и точка их соеди нения является первым входом манипулирующих сигналов, управляющие входы второго и пятого блоков выборки и хранения, второй управляющий вход коммутатора и второй сигнальный вход переключателя соединены между собой и точка их соеди 1Изобретение относится к радиотехнике и может использоваться в качестве формирователя частотно-манипулированных сигналов без разрыва фазы в частотно-времен ных системах телемеханики.Цель изобретения - уменьшение краевых искажений выходных сигналов.На чертеже представлена структурная электрическая схема предлагаемого фор 25 мирователя частотно-манипулированных сигналов.Предлагаемое устройство содержит блок 1 питания, блок 2 установки в нуль, синтезатор 3 сетки частот, первый 4, второй 5 и третий 6 управляемые фазовращатели, коммутатор 7, первый о, второй 9 и третий 10 блоки интегрирования, дополнительный коммутатор 11, первый 12, второй 13, третий 14, четвертый 15, пятый 16, шестой 17 блоки выборки и хранения, переключатель 18, четвертый блок 19 интегрирования, фазовый 35 детектор 20, усилитель 21, широкополосный фильтр 22, первый 23, второй 24 и третий 25 триггеры.Формирователь частотно-манипулированных сигналов работает следующим образом.При включении блока 1 питания включается блок 2 установки в нуль. Сигнал с выхода блока 2 установки в нуль устанавливает в исходное состояние блоки 8 - О и 19 интегрирования, триггеры 23 - 25, 45 блоки 12 в 17 выборки и хранения и включает синтезатор 3 сетки частот. С первого, второго и третьего выходов синтезатора 3 сетки частот сигналы рабочей частоты (1 -- Г) +Р) и несущей частоты поступают соответственно на входы первого 4, второго 550 и третьего 6 управляемых фазовращателей и через них, соответственно, на первый, второй и третий входы коммутатора 7 и на блоки 8 - 10 интегрирования. В последних, которые могут быть выполнены в виде после довательно соединенных формирователя импульсов и интегрирующей цепи, форми.руются прямоугольные импульсы, длитель нения является вторым входом манипулирующих сигналов, управляющие входы третьего и шестого блоков выборки и хранения,третий управляющий вход коммутатора и третий сигнальный вход переключателя соединены между собой, и точка их соединения является третьим входом манипулирующих сигналов формирователя частотноманипулированных сигналов. ность которых равна периоду следования высокочастотных импульсов на их входах, и затем их длительность преобразуется в амплитуду. С выходов блоков 8 - 10 интегрирования сигналы поступают соответственно на входы блоков 12 - 14 выборки и хранения, которые совместно с блоками 15 - 17 выборки и хранения производят выборку сигнала при наличии на их управляющем входе переднего фронта импульса на соответствующем входе манипулирующих сигналов.Амплитуда сигнала на выходе блоков 8 - 10 интегрирования и 19 в момент выборки определяет величину фазового рассогласования между высокочастотным сигналом, поступаюгцим на широкополосный фильтр 22 и выходным сигналом управляемых фазовращателей 4 - 6. В каждый момент времени два блока выборки и хранения, например, блоки 14 и 17 выборки и хранения находятся в режиме хранения, а остальные блоки выборки и хранения 13 и 16, 12 и 15 - в ждущем режиме.При поступлении манипулирующего сигнала на управляющие входы блоков 12 и 15 выборки и хранения на первый сигнальныйы й вход перекл юч ател я 18 и первый управляющий вход коммутатора 7, последний открывается и высокочастотный сигнал ( - Р) поступает на первый вход фазового детектора 20, на второй вход которого поступает высокочастотный сигнал предыдущей посылки. Передним фронтом манипулирующего сигнала блоки 12 и 15 выборки и хранения производят выборку сигнала, поступающего с блоков 8 и 19 интегрирования. Сигнал с выхода блока 2 выборки и хранения поступает на первый управляющий вход управляемого фазовращателя 4, осуществляя при этом подстройку фазы высокочастотного сигнала в пределах от 0 до в 3 в зависимости от уровня сигнала выборки, а сигнал с выхода блока 15 выборки и хранения поступает на второй управляющий вход управляемого фазовращателя 4,3осуществляя подстройку фазы в пределах от 0 до + 360.При равенстве фаз высокочастотных колебаний на выходе фазового детектора 20 появляется импульс, который поступает на управляющий вход переключателя 18. Импульс с соответствующего выхода последнего производит включение триггера 23 и выключения триггеров 24 и 25. Сигнал с неинвертирующего выхода триггера 23 поступает на первый управляющий вход дополнительного коммутатора 11, на выходе которого происходит смена посылки- Е При этом блоки 12 и 15 выборки и хранения обеспечивают хранение сигналов на время формирования высокочастотной посылки ( - Е Выходной сигнал дополнительного коммутатора 1 поступает на блок 19 интегрирования и через усилитель 21 на широкополосный фильтр 22, на выходе которого выделяется синусоидальный сигнал.В следующем такте при поступлении манипулирующего сигнала на управляющие входы блоков 13 и 16 (14 и 17) выборки и хранения, второй (третий) сигнальный вход переключателя 18 и второй (третий) управляющий вход коммутатора 7 последний открывается и высокочастотный сигнал 1+ +Р(1) поступает на первый вход фазового детектора 20, на второй вход которого поступает высокочастотный сигнал 1= Е Передним фронтом манипулирующего сигнала в блоках3 и 16 (14 и 17) выборки и хранения производится выборка сигнала, поступающего с блоков 9(10) и 19 интегри 4рования. Сигнал с выхода блока 14 (13) выборки и хранения поступает на первый управляющий вход управляемого фазовращателя 5(6), осуществляя установку фазы в 0, а сигнал с выхода блока 17 (16) выборки и хранения поступает на второй управляющий вход управляемого фазовращателя 5 и 6, осуществляя подстройку фазы высокочастотного сигнала 1 - ЕТаким образом осуществляется отслежи вание фазы высокочастотного сигнала преды.душей посылки. При равенстве фаз высокочастотных сигналов предыдущей посылки г - Г и последующей 1+Р(1) на выходе фазового детектора 20 формируется импульс, который поступает на управляющий вход переключателя 18. Импульс с его соответствующего выхода производит включение триггера 24 (25) и выключение триггеров 23 и 25 (24), Сигнал с неинвертирующего выхода триггера 24 поступает на соответст вующий управляющий вход дополнительного коммутатора 11, на выходе которого происходит смена посылки на 1+Г(1). При этом блоки 13 и 16 (14 и 17) выборки хранения обеспечивают хранение сигналов на время формирования высокоч: стотной посылки 1+Р(1). Выходной сигнал дополнительного коммутатора 11 поступает через усилитель 21 на широкополосный фильтр 22 и далее синусоидальный сигнал, в котором без разрыва фазы происходит переход с одоп ной частоты на другую, поступает на выходформирователя частотно-манипулированных сигналов.Составитель Г.Техред И. ВересТираж 871Государственногоелам изобретенийсква, Ж - 35, РауПатент, г. У жго ахарченкоКорректор М. СамПодписноекомитета СССРи открытийшская наб., д. 4/5од ул Проектная 4