Перемножитель — SU 1265802 (original) (raw)
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУ БЛИН 1)4 С 06 С 7/16 ГОСУДАРСТ ПО ДЕЛАМ ОПИ ОБРЕТЕНИ ДЕТЕЛЬСТ АВТОРСКОМ(57) Изобретерическим вычи е относится к элек ительным устройств ВЕННЫЙ НОМИТЕТ СССР ОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Смолов В,Б. и др. Вычислительные машины непрерывного действия.М.; Высшая школа, 1964, с. 327-328,рис, У,Авторское свидетельство СССРВ 547782, кл. С 06 О 7/16, 1975. и может быть использовано в аналоговых вычислительных машинах, Цельюизобретения является повышение точности работы. Перемножитель содержитпервый и второй сумматоры, первый ивторой интеграторы, первый и второйрелейные элементы, Формирователь импульсов малой длительности, Э -триггер; элемент РАВНОЗНАЧНОСТЬ. Точность работы повышена за счет исключения внутренних источников импульсных помех, а также за счет того, чтоведомый автоколебательный каскад,образованный вторым с".юатором, вторым интегратором, вторым релейнькэлементом и Р-триггером, находитсяпод воздействием управляющего сигнала, что снижает влияние на неговнешних помех, 2 ил.40 45 50 55 Изобретение относится к электрическим вычислительным устройствам и может быть использовано и аналоговых вычислительных машинах.Целью изобретения является повышение точности.На Фиг. 1 изображена Функциональная схема перемножителя на Фиг. 2 временные диаграммы сигналов.На Фиг. 1 обозначены первый и 1 второй сумматоры 1 и 2, первый и второй интеграторы 3 и 4, первый и второй релейные элементы 5 и 6, формирователь 7 импульса малой длительности,2 -триггер 8, элемент РАВНОЗНАЧНОСТЬ 9, источники 10 и 11 первого и второго сигналов-сомножителей и выход 12На фиг, 2 введены следующие обозначения:У,(й), У, (1) - выходные сигналы первого и второго интеграторов 3 и 4 соответственно;У 5(1), У 6(1) - выходные сигналы первого и второго репейных элементов 5 и 6 соответственно;У 7(1) " выходное напряжение Формирователя 7 импульса малой длительйости;У (1) - выходной сигнал О-триг 8(гера 8;У(1) " сигнал на выходе 12;Х , Х- сигналы-сомножители.Перемножитель работает следующим образом.Первый и второй релейные элементы 5 и б выполнены с.порогами переключения тВ, и +Я соответственно и имеют неинвертирующую петлю гистерезиса, Выходной сигнал первого и второго релейных элементов 5 и 6 меняется дискретно в пределах +А.Формирователь 7 импульса малой длительности Формирует импульсы положительной полярности и малой длительности синхронно с моментом формирования, например, заднего Фронта импульса на выходе первого релейного элемента 5. О-.триггер 8 имеет информационный вход и тактовый вход, При отсутствии сигнала на выходе формирователя 7 импульса малой длительности О-триггер сохраняет свое предыдущее состояние независимо от знака сигнала на информационном входе, Наличие тактового импульса на выходе формирователя 7 импульса малой длительности 5 1 О 15 20 25 30 35 переводит О-триггер 8 н состояние,которое соответствует состоянию второго релейного элемента 6, Положим.что выходной сигнал О-триггера 8 меняется дискретно н пределах +А, Знаксигнала на выходе элемента РАВНОЗНАЧНОСТЬ 9 соответствует знаку произведения сигналов с выходов первого релейного элемента 5 и О-триггера 8.Каскад, образованный первым сумматором 1, первым интегратором 3 ипервым релейным элементом 5, представляет собой первый автоколебательный каскад с частотно-широтно-импульсной модуляцией и предназначендля преобразования первого сигналасомножителя, Амплитуда выходногосигнала первого интегратора 3 нормируется величиной порогов переключения первого релейного элемента 5, апроизводная и период следования зависят от уровня первого сигнала-сомножителя (Фиг. 2 а), Первый антоколебательный каскад является ведущимпо отношению к второму автоколебательному каскаду, образованному вторым сумматором 2, интегратором 4 ирелейным элементом 6, и осуществляющим преобразование второго сигналасомножителя.Синхронно с задним Фронтом выходных импульсов первого релейного элемента 5 (фиг. 2 а) на выходе формирователя 7 формируются импульсы малой длительности (Фиг. 2 Д, с помощью которых подается сигнал, разрешающий О-триггеру 8 переключатьсян противоположное состояние,До момента времениналичие тактовых импульсов на выходе Формирователя 7 импульса малой длительности не приводит к переключению О- триггера 8, так как он и второй релейный элемент б находятся в одинаковых состояниях - А (Фиг. 21, 5 3, 1 с.1,). В момент времени 1, второй релейный элемент б переключается в состояние +А выходным сигналом второго интегратора 4 (Фиг. 26,г), подготавливая тем самым переход О- триггера 8 в аналогичное состоянив +А. В момент времени С(Фиг, 2 б) на выходе Формирователя 7 импульса малой длительности Формируется очередной тактовый импульс и выходной сигнал О-триггера 8 (фиг, 2) становится положительным.В дальнейшем процесс повторяется. Сначала под действием сигнала развертки с выхода второго интегратора 4 происходит переключение второго релейного элемента 6, а затем с появлением очередного тактового импульса с выхода формирователя 7 импульса малой длительности происходит срабатывание О-триггера 8 и он переключается в состояние, аналогичное сос О тоянию второго релейного элемента 6 (фиг. 2 0 -),Производная выходного сигнала второго интегратора 4 и период импульсов на выходе О-триггера 8 опре деляются уровнем второго сигнала сомножителя. В итоге на выходах первого релейного элемента 5 и О-триггера 8 формируются потоки импульсов со "случайными" друг относительно дру га частотами следования. При этом постоянная составляющая импульсов на выходе элемента РАВНОЗНАЧНОСТЬ 9 фиг. 261 пропорциональна произведению первого.и второго сигналов-со-= 25 множителей.В перемножителе повышена точность работы за счет исключения источника импульсных помех, которым является ключевой элемент, входящий в состав З 0 блока синхронизации, а также за счет того, что второй автоколебательный каскад непрерывно находится под воздействием управляющего сигнала, что снижает влияние на него внешних помех.Формула изобретения Перемножитель, содержащий соединенные последовательно источник первого сигнала-сомножителя, первый сумматор, первый. интегратор, первый релейный элемент, выход которого соединен с вторым входом первого сумматора, с входом формирователя импульса малой длительности и с первым входом элемента РАВНОЗНАЧНОСТЬ, выход которого является выходом перемножителя, соединенные последовательно источник второго сигнала-сомножителя и второй сумматор, выход которого подключен к входу второго интегратора, второй релейный элемент, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, в него введен П-триггер, информационный вход которого соединен с выходом второго релейного элемента, выход формирователя импульса малой длительности подключен к тактовому входу Р-триггера, выход которого содинен с вторым входом элемента РАВНОЗНАЧНОСТЬ и с вторым входом второго сумматора , выход второго интегратора подключен к входу второго релейного эле мента.1265802 г Составитель О.ОтрадновТехред А.Кравчук Корректор А.Зимокосов Редактор А.Воро Заказ 5667/48 сноеР 4/5 роизводственно-полиграФическое предприятие, г. Ужгород, ул. Проектная Тираж 671 ВНИИПИ Государственног по делам изобретений 035, Москва, Ж, РаувПодлкомитета ССоткрытийкая иаб д