Устройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания — SU 1444966 (original) (raw)

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 4 Н 04 7 3/06 ГО НИЯ обровол н В.АДАРСТВЕННЫЙ НОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕПЬСТ(71) Московский электротехническийинститут связи(56) Авторское свидетельство СССРИ 1283989, кл, Н 04 7 3/06, 1985,(54) УСТРОЙСТВО СОГЛАСОВАНИЯ СКОРОСТЕЙ ЦИФРОВЫХ ПОТОКОВ ПРИ ПЕРЕДАЧЕСИГНАЛОВ ЦИФРОВОГО РАДИОВЕЩАНИЯ(57) Изобретение относится к областиэлектросвязи, Цель изобретения - потвышение точности согласования скоростей цифровых потоков, Цель достигается введением в устр-во анализатораспектра (АС) 16 и элемента ИЛИ 15,Устр-во обеспечивает согласование скоЯОИ 4 9 ростей выходного и входного цифровыхпотоков, рассогласование которых выявляется анализатором рассинхронизации 9 и количественно фиксируетсясчетчиком 10, выполненным реверсивнйм,Анализатор пауз 3 определяет наличиесигнала паузы в принятом сигнале иформирует на своем выходе сигнал разрешение трансформации паузы", АС 16определяет наличие сигнала с постоянством спектрального состава и формирует на своем выходе сигнал "разрешение трансформации сигнала" при наличии сигнала "опережение" на входеанализатора рассинхронизации 9, Параметры АС 16 определяются минимальнодопустимым временем изменения длительности сигнала с постоянством спектрального состава с точки зрения слушателя,оценивающего его качество, 1 з,п, ф-лы,2 ил,Изобретение относится к электросвязи и может быть использовано в цифровых системах радиовещания с независимыми синхрогенераторами для сог 5 ласования скоростей цифровых потоков,Цель изобретения " повышение точности согласоВания скоростей цифровых потоковНа фиг, 1 представлена структурная 10 электрическая схема устройства сог" ласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания; на фиг, 2 - схема анализатора спектра, 15Устройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания содержит выделитель синхроимпульсов 1, блок последовательно-параллельного преоб разования 2, анализатор пауз 3, блок эадежки 4, первый и второй буфферные регистры 5 и б, блок уплотнения 7, блок параллельно-последовательного преобразования 8, анализатор 9 рассинхронизации, счетчик 10 импульсов коммутатор 11, формирователь 12 синхроимпульсов, блок синхронизации 13, переключатель 14, элемент ИЛИ 15 и анализатор спектра 16, 30Анализатор спектра 16 содержит первый и второй блоки задержки 17 и 8, первый, второй, третий и четвертый умножители 19-22, первый, второй, третий и четвертый и теграторы 23-26 первый и второй компараторы 27 и 28 и элемент И 29. Устройство согласования скоростей цифровых потоков при передаче сигна лов цифрового радиовещания работает следующим образом,При поступлении на вход выделите - . ля синхроимпульсов 1 сигнала, на его выходе образуется последовательность импульсов, которая подается на анализатор 9, формирователь синхроимпульсов 12, блок задержки 4 и блок последовательно-параллельного преобр азования 2 ьфиг. 1), На синхронизирующий вход анализатора 9 подается последовательность эталонных синхроимпульсов, В случае отставания или опереже" ния эталонной последовательности от входной на несколько полных тактов на 55 первом или втором выходе анализатора 9 формируется командный импульс, который фиксируется в счетчике 10, вы" полненном реверсивным. Анализатор паузь 3, определяет наличие сигнала паузы в принятом сигнале и Формирует на11своем выходе сигнал разрешение трансформации паузы", Параметры блока заьдержки 4 определяются минимально допустимм временем паузы в передаваемом сигнале с точки зрения качества его восприятия слушателем, Анализатор спектра 16 (Фиг. 2) определяет наличие сигнала с постоянством спек- . трального состава и формирует на своем выходе сигнал" разрешение трансформации сигнала "при наличии сигнала ь 1опережение на входе анализатора рассинхронизации 9, Параметры анализатора спектра 16 определяются минимально допустимым временем изменения длительность сигнала с постоянствомспектрального состава с точки зрения слушателя, оценивающего его качество.В случае опережения эталонной последовательности по отношению к входной, число целых тактов опережения фиксируется в счетчике 10, на первом выходе которого Форжруется командный сигнал "опережение, который при наличии сигнала "разрешение трансформации паузы" или разрешение трансФормации сигнала" подается с помощью коммутатора 11 на первый вход формирователя синхроимпульсов 12, Наличиекомандного сигнала на втором входе формирователя синхроимпульсов 12, при поступлении на его первый вход очередного входного импульса, обеспечивает на первом выходе Формирователя 2 формирование синхропоследовательности, Сформированная синхропоследовательност ь по ступает в блок синхрониз ации 13, обеспечивающий подачу ее на второй или третий выходы в зависимости от используемого в данный момент для з а пи си инфор мации пер во го или втор ого буферного регистра 5 или 6, При этом, в ячейки соответствующего первого или второго буферного регистра 5 или 6 производится запись избыточных импульсов символа "пауза с выхода блока задержки 4, Одновременно синхропоследовательность с первого выхода Формирователя синхроимпульсов 12 поступает на третий вход счетчика 10, а на его четвертый вход подается сигнал реверса счетчика 10, с третьего выхода. Формирователя синхроимпульсов 12, После компенсации тактов опережения, зафиксированных в счетчике 10, и об" нуления всех его ячеек снимается сиг 1 ч 4 ч 966нал опережение" с первого щходасчетчика 10, что приводйт к прекращению работы блока синхронизации 13 изаписи дополнительных импульсов в первый или второй буферный регистор 55или 6, В процессе дальнейшего считывания информации иэ первого (второго)буферного регистра 5 (6) длительностьсигнала увеличивается эа счет удлине Ония паузы на необходимое количествоциклов,В случае отставания эталонной синхропоследовательности от входной, число целых тактов отставания фиксируется в счетчике 10, а на его втором выходе формируется сигнал "отставание"который в случае наличия сигнала"разрешение трансформации паузы или"разр еш ение тр ан сфор мации спектр а" на 20третьем входе коммутатора 11 подается на второй вход формирователя синхроимпульсов 12, снимая синхроимпульсс его третьего выхода, В этом случаесинхроимпульсы не попадают на блок 25синхронизации 13, Запись символа паузы в первый и второй буферные регистры5 и 6 не производится в течение времени, необходимсго для компенсации,Одновременно со второго выхода формирователя синхроимпульсов 12 подается сигнал реверса счетчика 10 по егопятому входу, После компенсации тактов отставания, зафиксированных всчетчике 10 и обнуления всех его яче 1135ек, сигнал отставание снимается совторого выхода счетчика 10 и процесскомпенсации прекращается,Считывание информации с первого ивторого буферных регистров 5 и 6 про изводится под действием синхропоследовательности, подаваемой одновременнона вход соответствующего реверсивного счетчика (в первого или второго реверсивного счетчика, которые составля.45ют счетчик 10), работающего в режимереверса, По обнулении всех его ячеекподается сигнал смены первого и второго буферных регистров 5 и 6, и начинается считывание со второго буферного регистра 6, вне зависимости отего заполнения,Формула из обр ет ения1, Устройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания по авт, св, 91283989, отличающеес я тем, что, с целью повышения точности согласования скоростей цифровых потоков, введены анализатор спектра и элемент ИЛИ, при этом выход анализатора пауз подсоединен К управляющему входу коммутатора через элемент ИЛИ, первый, второй и третий входы анализатора спектра подключены соответственно к входам анализатора пауз, блока задержки и второму выходу счетчика, а выход анализатора спектра подсоединен к второму входу элемета ИЛИ,2, Устройство по п, , о т л и -ч а ю щ е е с я тем, что.анализаторспектра содержит последовательно соединенные первый блок задержки, первыйумно:ытель, первый интегратор, первыйкомпаратор и элемент И, последовательно соединенные второй умножитель, второй интегратор и второй компаратор,выход которого подсоединен к второмувходу элемента И, последовательно соединенные третий умножитель и третийинтегратор, выход которого подсоединен к второму входу второго компаратора, последовательно соединенныевторой блок задержки, четвертый улножитель и четвертый интегратор, выход которого подсоединен к второмувходу первого компаратора, причемобъединенные вход блока задержки, второй вход первого умножителя и первыйвход третьего умножнтеля, объединенные вход второго блока задержки ивторые входы третьего и четвертогоумножителей, третий вход и выход элемента И являются соответственно первымвторым и третьим входом и выхо"дом анализатора спектра,1444966Составитель В,В,ОрловРедактор И,Сегляник Техред Л.Олийнык Корректор В, Бутя га Эакаэ 6516/58 Тираж 660 Подписное ВНИИПИ Государственного комитета СССРпо делам иэобретений и открытий,113035, Иосква, Ж, Раушская наб д, 4/5Проиэводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4

Смотреть

Устройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания