Цифровой фильтр — SU 1555828 (original) (raw)
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЕИ 80."ОЯ И.:. ;. .А" г. , ,1 , ,.: ,.,ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРУ 1385265, кл. Н 03 Н 21/00, 1987.(51) 5 Н 03 Н 21/00 2лительной технике и может быть использовано для фильтрации результатов измерения физического параметра. Цель изобретения - повышение точности фильтрации путем учета при обработке априорно известного математического ожидания - достигается введением сумматора 10, синусных преобразователей 11, 18, интегратора 12, двух дополнительных косинусных преобразователей 24, 20 и весового множителя 25.1 ил.(4) где В корреляционная грешностей оце корреляционная перовского сто триа по ок; Ы щ И ) ви- кого матр асти Къ темы; даниесистемыешепием математическое овектора состояникоторое являетсяуравнения 3(в,)(а)--- -8Кт 5) йных функций в ау( ) = 81 п( В качестве нелин ты Й(8 ) = з 1 п(8 )ш с 1,2,3 ., Соотв производнь 1 е их имею астны отвеин о Е(Б )(1) - (4), ц фследуюцим оби 40 Учитывая выраженияровой фильтр работает(1)разом.На первый вход вычитателя 1 поступает входной сигнал Е(й) в виде па 45 раллельного двоичного кода, а на втое- рой вход - сигнал (р(ц) с выхода второго синусного преобразователя 9, навход которого сигнал шя подается свхода второго весового множителя 8,50 оэффициент умножения а на который,) как и на весовые множители 6, 23 и25, поступает с третьего выхода блока13 памяти. На выходе вычитателя 1 формируется сигнал ошибки Е(-) - 8 ),который действует на первьй входмножителя 2, на четвертый вход ко+ торого поступает коэффициент умножения И с второго выхода блока 13 пагде+ п(г), (2й сигнал фильтра;. фильтра опредеЕ(е) = УИ) де Е(й) - входно Выходной сигнал яется выражениемЧ)(8 )--- К 2(2)- К)38" фс Юф+О Изобретение относится к вычислительной технике и может быть использовано для Фильтрации результатовизмерения физического параметра.Цель изобретения - повышение точности фильтрации.Поставленная цель достигается засчет использования при обработкеаприорно известного математического 1 Оожидания значения входного сигнала.На чертеже приведена электрическая структурная схема цифровогофильтра,Цифровой фильтр содержит вычитатель 1, первый весовой множитель 2,первый сумматор 3, первьй интегратор4, первый синусный преобразОватель 5,третий весовой множитель б, косинусный преобразователь 7, второй весовой множитель 8, второй синусный преобразователь 9, третий сумматор 10,третий синусный преобразователь 11,третий интегратор 12, блок 13 памяти,второй сумматор 14, второй интегратор 15, четвертый весовой множитель1 б (делитель на два), пятый весовоймножитель 17, четвертый синусный преобразователь 18, восЬмой весовоймножитель 19, второй дополнительный 30косипусный преобразователь 20, шестой весовой множитель 21, квадратор22, седьмой весовой мноястель 23,первый дополнительнь косинусныйпреобразователь 24 и девятый весовоймножитель 25.Для получения алгоритма работыпредлагаемого Фильтра используетсяследующий математический аппарат.Оцениваемый процесс нелинеесУй) У (8) вектор состояния системы размерности (тк 1); вектор наблюдений (измер ний).ния сопровождаются погреш 1), которые аддитивны по к у(С): процесса;диагональная матрица дисперсий измерений;оценка вектора состоянияа. ( 1 О 5 20 30 35 45 50 55 5 155 мяти, а на третий вход - 8 с выхода второго интегратора 15,В первом сумматоре 3 происходит суммирование величин в соответствии с (3), а сами оценки вырабатываются на выходе первого интегратора 4, с выхода которого сигнал поступает в весовой множитель 8 и первьп синус-. ный преобразователь 5, в котором вырабатывается сигнал Г(ц ) в соот.ветствии с (6), поступающий на второй вход первого сумматора 3. В це-. почке весовой множитель 8, косинусный преобразователь 7, весовой мпо а(,. ) житель 6 вырабатывается сигнал - -" -а,ф в соответствии (6), поступающий на второй вход весового множителя 2.В третьем и четвертом синусных преобразователях 11 и 18, весовом множителе 17, третьем сумматоре 10 и интеграторе"12 вычисляется текущее значение математического ожидания вектора состояния системы в соответствии с (5), начальное значение которого поступает с четвертого выхода блока 13 памяти. С выхода весовогодЬ.) множителя 17 составляющая ---- 9а . через делитель на два (весовой множитель 16) поступает на третий вход первого сумматора 3. Во вторых сумматоре 14, интеграторе 15, весовых множителях 19 и 21 вычисляется текущее значение О в соответствии с (4), .которое с выхода второго интегратора 15 поступает на первые входы весовых множителей 17, 19, 23 и третий вход весового множителя 2 соответственно. Второй дополнительный косинусньп преобразователь 20 обеспечивает формид Е(8,) рование сигнала в в -"- в соответстЗцвии с (б), действующего на первый вход весового множителя 19, а в цепочке весовой множитель 25, первьп дополнительный косинусный преобразователь 24, весовой множитель 23, квадратор 22 вырабатывается сигнал Эр(8 ---- , поступающий на первьп Яр вход весового множителя 21, на второйвход которого поступает коэффициентаГумножения И . Выход весового множи 5828 6теля 21 подключен к инверсному входу второго сугглатора 14, на второй вход которого поступает значение У с первого выхода блока 13, а на первьп 5 вход-сигнал 2 --- ": с выхода весового множителя 19. Во втором интеграторе 15 вычисляется значение 9 в соответствии с (4).Длительность импульсов входного кода такова, что быстродействие злементов не влияет на работоспособность устройства.Таким образом, предлагаемьп цифровой фильтр позволяет повысить точность оценок измерений за счет учета при обработке априорно известного математического ожидания. Формула изобретения Цифровой фильтр, содержащий последовательно соединенные вычитатеь,первые весовой множитель, сумматор иинтегратор, выход которого является выходом цифрового фильтра, входомкоторого является первый вход вычитателя, первьп синусньп преобразователь, выход которого соединен с вторым входом первого сумматора, последовательно соединенные второй весовой множитель и синусньп преобразователь, выход которого подключен к второму входу вычитателя, последова - тельно соединенные косинусный преобразователь и третий весовьп множитель, выход которого соединен с вторым входом первого весового гножителя, пятый весовой множитель, четвертьп весовой множитель, вторые сумматор и интегратор, последовательно соединенные седьмой весовой множитель,квадратор и шестой весовой множитель,выход которого соединен с инверсныглвходом второго сумматора, восьмой весовой множитель, выход которогосоединен с первым входом второго сумматора, выход которого соединен через второй интегратор с третьим входом первого весового множителя и первыми входами пятого, седьмого и восьмого весовых множителей, и блок памяти, первьп выход которого соединен .с вторым входом второго сулматора,второй выход - с четвертым входомпервого и вторым входом шестого ве1555828 Составитель С,ХУзычукТехред А,Кравчук Корректор Н.Король Редактор И.Имакова Заказ 561 Тираж 650 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГЯТ СССР 113035, Москва, Ж, Раушскаи наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,301 совых множителей, а третий выходподключен к второму входу третьеговесового множителя и первому входувторого весового множителя, второйвход которого соединен с входом первого синусного преобразователя и выходом первого интегратора, о т л ич а ю щ и й с я тем, что, с цельюповышения точности фильтрации, введены последовательно соединенныетретьи синусный преобразователь, сумматор, интегратор, девятый весовоймножитель и первый дополнительныйкосинусный преобразователь, выходкоторого соединен с вторым входомседьмого весового множителя, а такжечетвертый синусный и второй дополнительный косинусный преобразователи,входы которых соединены с входом третьего синусного преобразователяи выходом третьего интегратора, выход второго дополнительного косинусного преобразователя подключен квторому входу восьмого весового множителя, а выход четвертого синусногопреобразователя соединен с вторымвходом пятого весового множителя, выход которОго соединен с вторым входомтретьего сумматора и через четвертыйвесовой множитель е третьим входомпервого сумматора, причем вход косинусного преобразователя соединен свыходом второго, весового множителя,а вторые входы седьмого и девятоговесовых множителей соединены с третьим выходом блока памяти, четвертыйвыход которого подключен к второмувходу третьего интегратора,