Устройство для деления чисел на константу 2 + 1 — SU 1746379 (original) (raw)
(5 ЗОБ И ПИСАНИ Т й институт В.Беликова СССР75.СССР989. НИЯ ЧИСЕЛ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УстРОЙСТВО ДЛЯ ДЕЛ Е(57) Изобретение относится к вычислительной технике и позволяет выполнять деление чисел на константу 2+1 в последовательном коде с заданной точностью. Целью изобретения является повышение быстродействия устройства. Устройство содержит сумматор 2 1 и триггер 3,1, которые вычитают в дополнительном коде из делимого АзадержанноР го на регистре 1.1 на 1 тактов его же величину, поданную для этого через элемент НЕ 6, что обеспечивает домножение делимого А на величину (2 - 1). При этом единичный сигнал переноса, вырабатываемый по окончанию описанной операции, устраняется путем сброса триггера 3.1 на соответствующем такте сигналом, формируемым счетчи.ком 4 и дешифратором 5. Последующие сумматоры группы 2, триггеры группы 3 и регистры группы 1 домножат полученный результат на ряд величин: (2 + 1), (2+ 1) и т.д. Сумматор 2 Л и триггер 3. складывают предыдущий результат, поступающий непосредственно и задерживаемый на регистре 1. на 2 1 тактов, домножая тем самьм предыдущий результат на величину ф+ ф +1)., Это определяет а выходе устройства результат А(2 - 1)2 + 1(24 + 1), (22 + 1)"(2 +1) = А/2+ 1 (22"+ 1), т.е. искомую величину Х = А/2+1, задержанную на 2 тактов. 2 ил.Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ.Известно устройство для деления, содержащее сумматор, регистр делимого, ре-, гистр делителя и матрицу умножения.Недостатком устройства является его сложность.Известно устройство для деления чисел на константу 2 + 1, содержащее первый сумматор, регистр делимого, промежуточный регистр, группу элементов И, счетчик, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИНЕ, группу элементов НЕ, причем и-разрядный информационный вход регистра делимого является входом делимого. устройства, а выходы и-разрядного регистра делимого соединены с соответствующими входами первой группы входов сумматора, младшие выходы сумматора. соединены с первыми входами соответствующих элементов И группы; выходы которых являются выходами остатка устрбйства, выходы сумматора 1+1, 1+2п соединены с информационными входами промежуточного регистра, -й выход промежуточного регистра, 1 = 1, и - 1+1, соединен с входом соответствующего элемента НЕ группы, выход которого соединен с 1-м входом второй группы входов сумматора, первый выход промежуточного регистра соединен с вторым входом эле.- мента ИСКЛЮЧАЮЩЕЕ ИЛИ, (+1)-й выход сумматора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход квторого является старшим выходом остатка устройства и соединен с первым входом элемента И-НЕ, первый выход сумматора соединен с вторым входом элемента И-НЕ, выход счетчика соединен с входом разрешения счета счетчика и третим инверсным входом элемента И-НЕ, выход которого соединен с входом разрешения приема п ромежуточного регистра и с вторыми входами элементов И группы, синхровход промежуточного регистра объединен с вычитающим входом счетчика и является тактовым входом устройства, вход сброса промежуточного регистра объединен с входом установки счетчика и синхровходом регистра делимого и является входом запуска устройства, входы и+1п второй группы входов сумматора и вход переноса сумматора подключены к единичной шине, старшие выходы сумматора 1+1п являются выходами частного устройства. Недостатком устройства являетсяего низкое быстродействие, обусловленное большей продолжительностью такта работы устройства.. Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем, что вустройство, содержащее группу суммато 5 ров, группу триггеров, группу регистров,счетчик и элемент НЕ, причем вход делимого устройства соединен с информационнымвходом первого регистра группы, выход 1-горегистра группы (гдето" 1, 2г, г - точность10 вычисления результата) соединен с первымвходом 1-го сумматора группы, выход переноса которого соединенс информационным,входом 1-го триггера группы, выход элемента НЕ соединен с вторым входом первого15 сумматора группы, вход начальной установ-,ки устройства соединен с входом сброса)-го триггера(где ) -2г) группы и входом.сброса счетчика, вход синхронизации которого соединен с входом синхронизации 1-го20 триггера группы и тактовым входом устройства, введены дешифратор, причем входэлемента НЕ .соединен с входом делимогоустройства, выход суммы 1-го сумматорагруппы соединен с информационным вхо 25 дом (+1)-го регистра группы и с вторым входом (1+1)-го сумматора группы, выход; 1-готриггера группы соединен с третим входом1-го сумматора группы, входы установки исброса первого триггера группы соединены30 соответственно с входом начальной установки устройства и выходом дешифратора,входы которого соединены с выходами счетчика, входы сброса регистров группысоединены с входом начальной установки35 устройства, тактовый вход которого соединен с синхровходами регистров группы, выход суммы г-го сумматора группы соединенс выходом результата устройства,На фиг.1 приведена структурная схема;40 на фиг,2 - временные диаграммы, иллюстрирующие работу устройства.Устройство содержит регистры .1.11,г, сумматоры 2,12.г триггера3.13.г, счетчик 4, дешифратор 5, элемент45 НЕ 6, вход 9 начальной установки, вход 7устройства, тактовый вход 8, выход 10 устройства, причем информационный вход регистра 1 1 и вход элемента НЕ 6 объединенымежду собой и являются входом 7 устройст 50 .ва, вход установки счетчика 4 объединен свходами сброса регистров 1.11.г, с входом установки триггера 3.1 и с входамисбросатриггеров 3,23,г и является вхо-.дом 9 начальной установки, счетный вход:счетчика 4 объединен с синхровходами ре 55 гистров.1.11 г и с синхровходами триггеров 3.13,г и является тактовым входом 8устройства, выход элемента НЕ 6 соединен .с первым входом сумматора 2.1, выход регистра 1.1 соединен с вторым входом сумма- .тора 2.1, К выходов счетчика, К = 1 од 2 (и+ 1+ мационный вход регистра 1.1. Регистр 1.1 + 1)(, соединены с соответствующими вхо- является регистром сдвига с разрядностью дами дешифратора 5, (и+)-й выход которогои задерживает делимое А на 1 тактов, С его соединен с входом сброса триггера 3.1, вы- выхода задержанное делимое А поступает ход которогосоединенстретимвходомсум на второй вход сумматора 2.1. Последний матора 2,1, выход переноса которого выполняет операцию вычитания в дополни- подключен к информационному входу триг- тельном коде с учетом переносов, запомигера 3,1, первый вход сумматора 2 Л обьеди- наемых на триггере 3.1. Единичный сигнал нен с информационным входом регистра 1 Л переноса с выхода переноса сумматора 2,1, и подключен к выходу суммы сумматоры 2, 10 вырабатываемый по окончанию .операции - 1,= 2,г, выход регистра 1, соединен с вычитания не заносится в триггер 3.1, обнувторым входом сумматора 2 выход пере- ляемый по входу сброса сигналом с (и+ф-го носа которого соединен с информационным выхода дешифратора, который формирует входом триггера ЗЛ, выход которого соеди- его под действием соответствующего кода нен с третим входом сумматора 2., выход 15 на выходе счетчика 4. На выходесуммы сумсуммц сумматора 2.г является выходом 10 матора 2 1 формируется величина А(2"-1).устройства, Полученная величина. поступает поразрядПолучение искомого частного Х можно но, начиная с младших разрядов; на первый описатьравнениемвход сумматора 2.2 и на информационныйА/(2 +1) =Х, (1) 20 вход регистра 1.2. Регистр 1.2 является реили гистром сдвига с разрядностью 21, С егоА=2 Х+Х(2) выхода величина А(2-1) с задержкой 2 ГпоОтсюда следует, что частное Х совпада- ступает на второй вход сумматора 2,2, котоетс делимым, сдвинутым на 1 двоичных раз- . рый осуществляет сложение величины рядов в сторону младших разрядов, и при 25 А(2-1), поданной непосредственно и задерэтом имеет место погрешность; которая оп- жанной на 21 тактов с .учетом переносов.ределяется значением Х, Эта величина тем задержанных на один такт для учета в слеменьше, чем больше величина сдвига, т.е, дующем такте на триггере 3.2. При этом на коэффициент при Х в формуле(2), Эту вели- выходе сумм сумматора 2,2 формируетсячину сдвига можно увеличить умножая пра величина А(2 - 1)(2 + 1), Эта величина повую и левую части равенства на величину 2 ступает на следующую часть схемы, состав - 1. Тогда в п 2 оавой части будет иметь место ленную как и предыдущая из регистра, выражение 2 - 1. Дальнейшее увеличение сумматора и триггера, имеющих номера сокоэффициента достигается умножением, ответственно 1,3, 2.3, 3,3 и в два раза боль- правой и левой части на величину 2 + 1, 35 шую разрядность регистра 1,3, т.е. 412далее на величину 2 + 1, вплоть до умноже- разрядов.2 г ния на реличиу 2 + . . Таких частей в устройстве (г - 1), где гА(2 - 1)(2 + 1)(2 " +1) =(2 - 1)Х, (3) определяет необходимую точность ю вычисгде г - количество описанных домножений, лений, причем на вход -й части устройства даюцх в правой части выражения величи поступает величина Т = А(2 - 1)(22 + ну (2" - 1)Х, что определяет (26 - и - 1) +1)(2 +1) с выхода суммы сумматора точных разрядов результата. 2,-1 (-1)-й части устройства, -я часть устУстройство вычисляет частсе от деле- ройства составлена из регистра 1., суммания величинц А на константу 2 + 1, путем тора 2., триггера 3;, причем регистр 1 Л определения выражения, стоящего в пра имеет разрядность в два раза большую, чем вой части формулы (3). регистр 1.-1, т,е, 2 1 разрядов,В начальный момент времени на вход Величина Т поступает на первый вход начальной установки поступает сигнал НУ, сумматора 2. непосредственно и на его втосбрасывающий в нулевое состояние регист- рой вход через регистр 1 Л, задерживающий ры 1.1-1.г, триггера 3.2-3.г и счетчик 4 и величину Т на 2 "1 тактов. При этом сумма- устанавливает в единицу триггер 3 1, 50 тор 2 Л вычисляет их сумму в последовательНатактовыйвходустройствапоступают ном коде с учетом переносов, синхроимпульсыТИ типа меандр, тактиру- задерживаемых на триггере ЗЛ, равную веющие работу устройства, Они подаются на личине Т(21+ 1), Таким образом, последсинхровходы, регистров 1.1-1.г, триггеров няя г-я часть схемы аналогично формирует3.1-3 ги на счетный вход счетчика, . 55 на входе суммы сумматора 2.г величину ЯНа вход устройства поступает делимое - А(2 - 1)(2 + 1).(2 " + 1), равную (2 "ф - А в последовательном коде, начиная с млад)Х, т.е. искомую величину Х, сдвинутую (заших разрядов. Оно подается через элемент держанную) на 2 Йразрядов с погрешностью НЕ 6 на первый входсумматора 2.1 иинфор- в и младших разрядах, равной Х.ба кз кб хк гв р п л губ,эк уэ гл э лГ хс ю Г Ф э х/о Р/ б э гэ ь гг о Рмг.э юбгг Гг гм Ьыэ элЬЙу Фквыл.эл и и Гэ 5 фэ гфк зфэ г г ьк г. уъ гъ,кбг 1 г йгР гъ Составитель А.ДроздТехред М.Моргентал Редактор Н,Химчук Корректор М,Максимишинец Заказ 2396 ТиражПодписное.ВНИИПИ Государственного комитета по изобретениям и открытиям ири ГКНТ СССР113035, Москва,. Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Результатом вычислений принимается (2" - 1)1+ г - 1 старших разрядов из общего количества разрядов 2" - 1)1 + г + и - 1 получаемой суммы на выходе сумматора 2,г, т,е. и младших разрядов игнорируется. 5По сравнению с прототипом предлагаемое устройство обладает более высоким быстродействием. Действительно, в прототипе вычисление результата производится за (иЛ+ 1) тактов, причем продолжи тельность каждого такта топределяется задержкой и-разрядного сумматора, которую можно оценить в задержках одноразрядных сумматоров величиной и. Тогда время Тп получения результата для прототи па определяется как Тп = (и Л+ 1) тп - и Л+2/ +и.В предлагаемом устройстве вычисляется 1 = (2" - 1)1+ г+ и - 1 разрядов, на что тратится 1 тактов, Для получения и точных 20 разрядов 1 должна быть равна 2 и (так как и младших разрядов игнорируется). Таким образом, результат в предлагаемом устройстве может быть получен за время Т 2 и т; где т - продолжительность такта работы уст ройства, оцениваемого как время задержки одного одноразрядного сумматора, т.е. Т 2 и. Иэ этого следует, что Тп/Т = и 21+ 1/2 и при 1 сс и имеет место значительный выигрыш в быстродействии. 30 формула изобретенияУстройство для деления чисел на константу 2 + 1, содержащее группу сумматоров, группу триггеров, группу регистров, 35 счетчик и элемент НЕ, причем вход делимого устройства соединен с информационным входом первого регистра группы, выход 1-го регистра группы (где 1-1, 2,;г, г - точность вычисления результата) соединен с первым входом 1-го сумматора группы, выход переноса которого соединен с информационным входом 1-го триггера группы, выход элемента НЕ соединен с вторым входом первого сумматора группы, вход начальной установки устройства соединен с входом сброса ) -го триггера (где= 2 .I.) группы и входом сброса счетчика, вход синхронизации кото.- рого соединен с входом синхронизации 1-го триггера группы и тактовым входом устройства, о т л и ч а ю щ е е с я тем. что, с целью повышения быстродействия устройства, в него. введен дешифратор, причем вход элемента НЕ соединен с входомделимого устройства, выход суммы 1-го сумматора группы соединен с информационным входом 1+1)-го регистра группы и с вторым входом (1+1)-го сумматора группы, выход 1-го триггера группы соединен с третьим входом 1-го сумматора группы, входы установки и сброса первого триггера группы соединены соответственно с входом начальной установки устройства и выходом дешифратора. входы которого соединены с выходами счетчика, входы сброса регистров группы соединены с входом начальной установки устройства, тактовый вход которого соединен с синхровходами регистров группы, выход суммы г-го сумматора группы соединен с выходом результата устройства.