Интегральная схема — SU 1781819 (original) (raw)
ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИХЕСПУБЛИК 1819 А 9) 1)5 ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ИЗОБ ОПИСА ИДЕТЕЛЬС АВТОРСКОМ Йиг 2 с. 1(54) ИНТЕГРАЛЬНАЯ СХЕМА (57) Использование: изобретение от к микроэлектроникеи может быть и вано в интегральных схемах управл линейными элементами; Су изобретения: устройство содержит р-и-транзйсторов (1, 5, 9. 10, 15, диода Шатки (3, 6, 12), два диода пять резисторов (4, 7, 14, 17, 21), ш тайия источников положительного и . . тельного напряжений (8, 13), 2 ил. носится спользоения нещность шесть и), три (19, 20), инц пиотрица-.Изобретение относится к микроэлектронике и моет быть использовано в интегральных схемах управления нелинейными элементами.Известны интегральные схемы серии 1109, предназначенные для управления нелинейными элементами,Наиболее близкой к данному изобретению по функцйональному назначению является микросхема 1109 КТ 7 (схемаэлектрическая ЮФ 3.482,001 ЭЗ).Недостатком данной схемы является 10 ступенька на фронте тн, При этом в момент мым для некоторых типов нагрузок,работающих в ключевом режиме и может привести к выходу нагрузки из строя, Данная ступенька на фронте 1 Н появляется из-за того, что нижний ключ интегральной схемы закрывается раньше, чем открывается верхний. В противном случае-появится сквозной ток, который может привести к 20 перегреву интегральной схемы и выходу ее. изстроя, т,к. ток верхнего ключа достигает порядка 1 А и определяется емкостью нагрузки, которую необходимо перезарядить,Целью изобретения является улучшенйединамических параметров за счет улуч 30 щения фронта импульса, Использование изобретения расширяет область применения разрабатываемой интегральной схемы и повышает надежность разрабатываемойаппаратуры в целом. Поставленная цель достигается тем, чтов интегральную схему, содержащую пер:.: .вый, второй, третий и четвертый и-р-и-тран 35 зисторы, первый, второй и третий . высоковольтные диоды Шатки и первый,второй и третий резисторы, где база первого транзистора соединена со входом интег. ральной схемы и анодом первого диода,катод которого подключен к коллектору пер 40 вого транзистора, эмиттер которого через 45 первый резистор соединен с.базой второго транзистора, которая подключена к аноду второго диода, катод которого соединен с коллектором второго транзистора, который через второй резистор подключен к шине питания источника положительного напря 50 жеГия; которая соединена с коллекторами третьего и четвертого транзисторов, эмиттерц которых соединены соответственно с базой четвертого транзистора и выходом 55 устройства, который подключен к аноду третьего диода, катод которого соединен с базой третьего транзистора и коллектором второго транзистора. эмиттер которого подключен к шине питания источника отрицательного напряжения, коллектор первого времени т нагрузка находится в неопределенном состоянии, что является недопусти транзистора через третий резистор соединен с общей шиной, дополнительно введены пятый и шестой п-р-п-транзисторы, четвертый и пятый диоды и четвертый и пятый резисторы, причем база пятого транзистора соединена с дополнительным входом интегральной схемы, коллектор - через четвертый резистор подключен к общей шине, эмиттер соединен с базой шестого транзистора и через четвертый и пятый диоды в прямом включении - с шиной питания источника отрицательного напряжения, которая через пятый резистор подключена к эмиттеру шестого транзистора, коллектор которого соединен с выходом устройства,Сопоставительный анализ предполагаемого изобретения с прототйпом показывает, что найдено решение, позволяющее получить интегральную схему с улучшенными динамическими параметрами за счет улучшения фронта кн. Таким образом, заявляемое решение соответствует крйтерию "новизна", .Признаки, отличающие заявляемое техническое решение от прототипа, не выявле- . ны в других технических решениях при изучении данной и смежной областей техники и, следовательно, техническое решение соответствует критерию "Существенные от-. личия",На фиг. 1 приведена временная диаграмма выходного напряжения интегральной схемы. На фиг, 2 приведена электрическая схема предполагаемого изобретения,Интегральная схема содержит и-р-и- транзистор 1, база которого соединена со входом интегральной схемы 2 и анодом диода Шотки 3; катод которого подключен к коллектору транзистора 1, эмиттер которого через резистор 4 соединен с базой и-р-и- транзистора 5, которая подключена к аноду диода Шотки 6, катод которого соединен с коллектором транзистора 5, который через резистор 7 подключен к шине питания источника положительного напряжения 8, которая соединена с коллекторами и-р-п транзисторов 9 и 10, эмиттеры которых соединены - соответственно с базой транзистора 10 и выходом устройства 11, который подключен к аноду высоковольтного диода Шотки 12, катод которого соединен с базой транзистора 9 и коллектором транзистора 5, эмиттер которого подключен к шине питания источника отрицательного напряжения 13, коллектор транзистора 1 через резистор 14 соединен с общей шиной, база и-р-и транзистора 15 соединена со входом интегральной схемы 16, коллектор - через резистор 17 подключен к общей шине, эмиттер -соединен с базой и-р-п транзистора 18 и улучшает фронты интегральной схемы. Причерез диоды 19 и 20 в прямом включении - этом дополнительный ток, появляющийсяс шиной питания источника отрицательного при переключенииинтегральнойсхемы занапряжения 13, которая через резистор 21 счет зарядовой емкоСти нагрузки протекаетподключена кэмиттерутранзистора 18, кол через диод 12 и транзистор 5 на источниклектор которого соединен с выходом уст- отрицательногонапряжения 13.ройства 11. При уменьшении уровня .напряженияСхема работает следующим образом на входах 2 и 16 соответственно мейее чемНа входы 2 и 16 одновременно поступа- О- + 2 Оба и О- + ЗОбэ транзисторы 1 и 15ют синфазные сигналы одинаковой длитель закрываются. Транзистор 5, находящийся вности -: .: активйом режиме, закрывается быстрее,Когда на входах интегральной схемы 2 чем транзистор 18, находящийся в режимеи.16 напряжение более, чем О-+2 Оба и О-+ насыщения. Ток резистора 7 открывает+ ЗОба соответственно, транзисторы 9 и 10. включенные по схемегде О- - напряжение источника отрицатель Дарлингтона. Ток транзистора 10 начинаетного напряжения;возрастать и в первый момент времени теОба - напряжение на базо-эмиттерном чет черезтранзистор 18, при этом на выходепереходе транзистора, транзисторы 1 и 15 интегральной схемы поддерживается пооткрыты. Транзистор 1 задает ток в базу тенциал, близкий к О-. По мере увеличениятранзистора 5, транзистор 5 открыт и заби тока транзистора 10 транзистор 18 перехорает базовыйтоктранзистора 9,транзистор дит в режим генератора тока и как только9 закрыт. Величина резистора 14 выбирает- ток транзистора 10 становится более, чемся. такой, чтобы ток в базу транзистора 5 . Оо/Й 21, транзистор 18 закрывается. Токзадавался достаточным для того, чтобы:транзистора 10 начинает протекать черезтранзистор 5 могзабратьток, протекающий 25 нагрузку, заряжая ее зарядную емкость..через резистор 7. Транзистор 15 открывает При этомтранзистор 18, который формирует на выходе интегральной схемы напряжение: . О+Овых = О-+ Оост = О-+ Окэт 18.+ нагр. В 21,фт /3 тЮ 7натр9Ю30где Окэт 1 в - напряжение между коллекто- где О+ - напряжение источника положительром и эмиттером транзистора 18,ного напряжения,Нагр, - ток нагрузки в прямом направле- фт 9,т 10 - коэффициент усиления по понии и определяется сопротивлением на- стоянномутокутранзисторов 9 и 10 соответгрузки.: 35 ственно.НагРУзка пРи этом находитсЯ во вклю, р - ток, необходимый длЯ пеРезаРЯченном состоянии. 821 выбирается таким да зарядной емкости нагруз и,да зарядной емкости нагрузки,образом, чтобы Напряжение на выходе интегральнойсхемы возрастает до уровня, близкого к О+,натр.21 Оо, . 40 так как проводимость нагрузки вытекающего тока идентичйа обратной проводимостипри этом уменьшение 821 приводит к диода и определяется током утечки; котоуменьшению остаточного напряжения ин- рый достаточно мал, Йагрузка при этом натегральной схемы, но увеличивает ток; прь.ходится в выключенном состоянии.текающий через транзистор 18 при 45 .Таким образом интегральная схемавключении верхнего ключа интегральной имеет улучшенные динамические параметсхемы (см. далее,(см. далее), . ры с крутыми фронтами, в результате чегоВеличина резистора 17 определяется нагрузка постоянно находится в определенсоотношением: ном состоянии - включено йли выключено,Примером конкретного выполнения изоО - + 2 Оо + Окэт 15 бретения является интегральная схема 1109натрРт 18 КТ 9, разрабатываемая по ОКР "Марсс",Формула изобретениягде Окэт 15 - напряжение между коллекто-Интегральная схема, содержащая перром и эмиттером транзистора 15, 55 вый - четвертый п-р-п-транзисторы, первый -Д 1 в- коэффициент усиления по посто- третий высоковольтные диоды шотки, перянному току транзистора 18. вый - третий резисторы, база первого транДиоды 3 и 6 служат для поддержания" зистора соединена с входом интегральнойтранзисторов 1 и 5 в активном режиме, что схемы и анодом первого диода, катод кото1781819 Г дактор Н.Кол оставитель В.Оп алевехред М,Моргентвл Корректо ус Заказ 4281 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 одственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 1 М Пр рого подключен к коллектору первого транзистора, эмиттер которого через первый резистор соединен с базой второго транзистора, которая подключена к аноду второго диода, катод которого соединен с коллектором второго транзистора. который через второй резистор подключен к шине питания источника положительного напряжения, которая соединена с коллекторами третьего и четвертого транзисторов, эмитте. ры которых соединены соответственно с базой четвертого транзистора и выходом схемы, который подключен к аноду третьего диода, катод которого соединен с базой третьего транзистора и коллектором второго транзистора, эмиттер которого подключен к шине питания источника отрицательного напряжения, коллектор первого транзистора через третий резистор соединен с общей шиной. о т л и ч а ю щ ая с я тем, что, с целью улучшения динамических параметров схемы за счет улучшения 5 фронта импульса, введены и-р-и-пятый ишестой транзисторы, четвертый и пятый диоды, четвертый и пятый резисторы, база пятого транзистора соединена с дополнительным входом интегральной схемы, 10 коллектор через четвертый резистор подключен к общей шине. эмиттер соединен с базой шестого транзистора и через четвертый и пятый диоды в прямом включении - с, шиной питания источника отрицательного 15 напряжения, которая через пятый резисторподключена к эмиттеру шестого транзистора; коллектор которого соединен с выходом схемы.