Устройство для умножения чисел — SU 1817091 (original) (raw)
(5 ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ИСАНИЕ ИЗОБРЕТЕНИ итут ЕЛ льК АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Научно-исследовательский инэлектронных вычислительных машин(56) Авторское свидетельство СССРВ 754412, кл. 6 06 Г 7/52, 1970.Авторское свидетельство СССРМ 1668979, кл. О 06 Е 7/52, 1989,(57) Изобретение относится к вычисл ной технике и может быть использовано для быстрого умножения десятичных чисел, Цель изобретения - повышение быстродействия устройства, которая достигается за счет сокращения количества тактов работы. Устройство содержит ретистры множимого, множителя 2.и узлы 4 тетрадного суммирования, блок 3 частичных произведений, буферные регистры 5, узлы 6 преобразования двоичного кода в десятичный, блок 7 п риведения и блок 8 суммирования. Собственно умножения выполняется вустройстве за и/к тактов, 2 ил.Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств умножения десятичных чисел, а также служить основой построения универсальных устройств умножения двоичных и десятичных чисел,Цель изобретения - повышение быстродействия устройства за счет сокращения числа тактов работы (собственно умножение в предлагаемом устройстве выполняется за пй тактов),На фиг,1 (для 1=2) приведена структурная схема устрайстеа; на фиг,2 - структурная схема блока приведения.Устройство содержит регистры 1, 2 множимаго и множителя соответственно, блок 3 формирования частичных произведений, узлы 4 тетрадного суммирования, буферные регистры 5, преобразователи 6 двоичного кода в десятичнь 1 й, блок 7 приведения, блок 8 суммирования, входы 9, 10 мнажимого и множителя устройства соответственно, управляющий вход 11 устройства, выходы 12, 13 соответственно младшей и старшей частей результата устройства, Рассмотрим функциональное назначение и реализацию узлов и блоков устройства,Регистр 1 множимого предназначен для хранения множимого. Он может быть построен на двухтактных синхронных ОЧ- триггерах, запись информации в которые производится по синхроимпульсу при наличии разрешающего потенциала на их Ч-входах. Цепи синхронизации всех регистров устройства с целью упрощения не показаны. Отметим, однако, что входы синхронизации всех элементов памяти регистров объединены и соединены с входом синхронизации устройства; Регистр 2 множителя предназначен для хранения множителя, В процессе выполнения умножения е нем осуществляется однотактный сдвиг множителя . на 1 разрядов в каждом такте. Он также может быть построен на двухтактных синхронных ОЧ-триггерах. Блок 3 служит для формирования частичных произведений множимого на 1 разрядов множителя, Как и в устройстве - прототипе он может быть построен либо е виде композиции узла крат- ных множимого и узла частичных произведений, либо в виде усеченной матрицы узлов десятичного умножения, Узлы 4 тетрадного суммирования являются узлами комбинационного типа, В каждом такте работы устройства в этих узлах осуществляется двоичное суммирование равновесных тетрад частичных произведений, сформированных в данном такте на выходах блока 3,и прибавление к полученному результату содержимого соответствующего буферногорегистра 5, сформированного в предыдущем такте работы устройства, На выходахузлов 4 результат формируется в одноряд 5 ном двоичном коде. Буферные регистры 5служат для хранения результатов, формируемых в каждом такте на выходах соответствующих узлов 4 тетрадногосуммирования, Они могут быть построены"0 на двухтактных синхронных ОЧ-триггерах сасинхронными входами установки в ноль,Преобразователи 6 двоичного кода в десятичный предназначены для преобразованиядвоичного кода суммы, полученной на выхо"5 де соответствующего узла 4 тетрадного суммирования, в десятичный код, например,код 8421, Блок 7 предназначен для приведения результата, записываемого в каждомтакте в К младших буферных регистрах 5 в20 двоичном коде, в аднорядный двоична-десятичный код, На фиг.2 приведена структурная схема блока 7 при следующихдопущениях: 1=2; в блоке 7 в каждом тактеформируется не более 2 М десятичных цифррезультата, 1 младших цифр которого являются очередными Е цифрами произведениясомножителей. Блок 7 содержит два двоичных сумматора 19, два преобразователя 20двоичного кода в десятичный, десятичный30 сумматор 21 и регистр 22. Двоичный сумматор 19 в каждом такте работы устройстваосуществляет суммирование содержимогосоответствующего буферного регистра 5 сазначением соответствующей тетрады реги 35 стра 22, сформированным в предыдущемтакте работы устройства, Преобразователь20 предназначен для преобразования результата, полученного на выходе двоичногосумматора 19, из двоичного кода в двоична 40 десятичный. Десятичный сумматор 21 предназначен для суммирования результатов,полученных на выходах узлов 20 преобразования в двоична-десятичном коде. На выходе 24 сумматора 21 формируются К младших45 десятичных цифр, на выходе 23 - Е старшихдесятичных цифр. Регистр 22 предназначендля хранения Е=2 старших десятичныхцифр, сформированных на выходе 23 десятичного сумматора 21, На выход 25 регистра50 22 поступает старшая десятичная цифра, навыход 26 - младшая. Регистр 22 может бытьпостроен на двухтактных синхронных ОЧтриггерах с асинхронными входами установки в ноль,55 Блок 7 приведения работает следующим образом.На входы блока 7 с выходов 16 и 17,соответственно первого и второго буферных регистров 5 подаются два результата вдвоичном коде. Далее, на первом и второмдвоичных сумматорах 19 осуществляется их суммирование со значениями младшей (подается с выхода 26) и старшей (подается с выхода 25) тетрад регистра 22 соответственно, Полученные на выходах сумматоров 19 суммы преобразуются на преобразователях 20 из двоичного кода в десятичный. Затем на десятичном сумматоре 21 осуществляется их суммирование, причем на выходе 24 формируются две младшие десятичные цифры суммы, которые подаются на первый выход блока 7 и на выход 12 младшей части результата устройства, а нэ выходе 23 - две старшие десятичные цифры суммы, которые с разрешения сигнала на входе 11 устройства по синхроимпульсу записываются в регистр 22, а также поступают на второй выход 18 блока 7, Таким образом, за.один такт работы устройства на его выходе 12 формируются две десятичные цифры произведения, Следует отметить, что в тех случаях, когда время работы блока 7 приведения больше суммарного времени работы блока 3 и узлов 4, целесообразно блок 7 построить по конвейерному принципу, Блок 8 предназначен для десятичного суммирования тетрадных сумм и результата, полученного на втором выходе 18 блока 7 приведения. В большинстве случаев в качестве блока 8 суммирования используется двухвходовый или трехвходовый быстродействующий десятичный сумматор (трехвходовый десятичный сумматор может быть построен на основе двух двухвходовых десятичных сумматоров, соединенных последовательно).Устройство работает следующим образом,С разрешения сигнала на управляющем входе 11 устройства в регистры 1, 2 последовательно либо параллельно во времени загружаются п-разрядные десятичные сомножители без знаков, буферные регистры 5 и регистр 22 блока 7 приведения обнуляются, На этом подготовительный этап заканчивается и начинается собственно . умножение, реализуемое эа )и/М тактов.В первом такте в блоке 3 формируются частичные произведения множимого на К цифр множителя, равновесовь 1 е тетрады которых затем суммируются с учетом занимаемых ими весовых позиций в соответствующих узлах 4 тетрадного суммирования по правилам двоичной арифметики, Одновременно с работой блока 3 и узлов 4 работает блок 7 приведения (для первого такта его входные и выходные значения равны нулю), Первый такт работы устройства заканчивается с приходом синхроимпульса, по которому производится запись результатов с выходов узлов 4 тетрадного суммирования в соответствующие буферные регистры 5, сдвиг в регистре 2 множителя на Мразрядов в сторону младших разрядов, атакже запись информации в регистр 22 бло 5 ка 7,В следующих тактах, эа исключениЕмпоследнего, устройство работает аналогич-"но, Основное отличие в работе устройства впоследнем такте состоит в том, что резуль 10 таты, сформированные на выходе 23 десятичного сумматора 21 и на выходах узлов 4тетрадного суммирования, не записываются в регистр 22 и в буферные регистры 5, апоступают на равновесовые входы блока 815 суммирования результаты, сформированные на выходах узлов 4, предварительнопреобразуются в преобразователях 6 издвоичного кода в десятичный). На выходеблока 8 суммирования формируется стар"20 шая часть результата устройства,Формула изобретения Устройство для умножения чисел, содержащее и-разрядные регистры множимо го и множителя (и-разрядность десятичныйсомножителей), блок формирования частичных произведений, п+1 узлов тетрадного суммирования (к - число десятичных разрядов множителя, обрабатываемых за один 30. такт, 1 К )и/2(, )х - ближайшее целое,большее или равное Х), п+К буферных регистров и блок приведения, причем входы множимого и множителя устройства соединены соответственно с информационными 35 входами и-разрядных регистров множимого .и множителя, управляющие входы которых соединены с управляющими входами и+1 буферных регистров и блока приведения и управляющим входом устройства, выход ре гистра множимого соединен с входом первого сомножителя блока формирования частичных произведений, вход второго сомножителя которого соединен с выходом Е младших разрядов регистра множителя, а 45 выходы - с первыми входами соответствующих узлов тетрадного суммирования, вто- рой вход)-го узла тетрадного суммирования 0=1 п) соединен соответственно с выходом 0+1)-го буферного регистра, выходы п+1 50 узлов тетрадного суммирования соединеныс информационными входами соответству-; ющих п+1 буферных регистров, 1-й информационный вход блока приведения (1=11) соединен соответственно с выходом 1-го бу ферного регистра, а первый выход - с выходом младшей части результата устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены и+Кпреобразователей двоичного кода в десятичный и блок суммиро1817091 Составитель А,Шостакедактор Т,Иванова Техред М,Моргентал Корректор Н.Кеше аказ 1723 ВНИИПИ Госуд аж Подписное комитета по изобретениям и открытиям при ГКНТ СССР Москва, Ж-З 5, Раушская наб., 4/5 Т твенно 11303Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 вания, выход которого соединен с выходом старшей части результата устройства, выходы п+Ц-го узла тетрадного суммирования, и+кпреобразователей двоичного кода в десятичный и второй выход блока приведения соединены соответственно с равновесными входами блока суммирования, входы и+1-1 преобразователей двоичного кода в десятичный соединены с выходами соответ ствующих узлов тетрадного суммирования, .