Трехвходовой дешифратор — SU 517155 (original) (raw)
и -С :,.1 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(61) Дополнительное к авт. саид-ву Заявлено 30,12.74(21) 2095129/26 21 М, Кл,Н 03 К 13/2 ением заявки И рисо Гасударстеенный номнтет Соввта 1 инннотроа СССР ле делам изобретений и открьтий(45) Дата опубликования описания 20.07,7(71) Заявит 54) ТРЕХВХОДОВОЙ ДГМИФРАТО нои "з" млябаза ;:":;, .:порам.о трап зистора подключена .: .а;. онорного напря женил, а каждый эм.тер чер: резисторк шине питания; коллектор опорного транзистора первой группы соединен с базой второг о двухэмиттериого тр зисторного повторителя той же групп-.;. коллекторы двухэмиттерных опорных т 1 анзпсторов второй, третьей и четвертой групп соединены щ с базами вторых двухэмиттерных транзисторных повторителей тех же групп соответственно, а коллекторы одноэмиттерных опорных транзисторов второй, третьей и четвертой групп - с базами первых двухэмнттерныхтранзисторных повторителей тех же групп; базыпервого, второго и третьего информационных транзисторов каждой группы подключены ко входным шинам в первой группе коллекторы всех информационных трапзисторовсоединены с базой первого двухэмиттерноготранзиоторного повторителя той же группы,а эмиттеры - с эмитторами опорного транзистора; во второй, третьей и четвертойгруппах к эмиттерам двухэмьттерпых опорньх транзисторов подклю че пд эмиттеры пер 15 20 Изобретение относится к вычислительной технике, может использоваться в универсальных и специализированных вычислительных машинах и цифровой аппаратуре.Известен трехвходовой дешифратор, содержащий двухэмиттерные транзисторные пов- торители и переключатели тока, состоящие из информационного и опорного транзисторов с резисторами в эмиттерной цепи.Цель изобретения - повышение быстродействия и надежности схемы.Предлагаемый дешифратор выполнен из четырех групп элементов, каждая из которых содержит два двухэмиттерных транзисторных повторителя и три информационных транзистора, Первая группа элементов содержит трехэмиттерный, а каждая из осталь иых - двухэмиттерный и одноэмиттерный опрные транзисторы, причем база каждого двухэмиттерного транзисторного повторителя через резистор, зашунтированный диодом в прямом направлении, соединена с шиной земля", один эмиттер соединен с вы ходной ггной н через резистор - с шиной питап а ко"ектор соединен с шиельский институт нес 1 е;. о,елысловойвого и второго, второго .и третьего, третьего и первого информационных транзисторовсоответственно; коллекторы этих пар транзисторов подключены к базам первых двухэмиттерных транзисторных повторителей 5тех же групп, коллекторы остальных информациогчых транзисторов этих групп - кбазам вторых двухэмиттерных транзисторныхповторителей тех же групп, а эмиттеры - кэмиттерам одноэмиттерных опорных транэис торов, причем вторые эмиттеры первыхдвухэмиттерныхтранзисторных повторителей под-ключены к соответствующим управляющим шинам,На чертеже приведена принципиальнаяэлектрическая схема дешифратора,15Трехвходовый дешифратор содержит входные шины 1-3, управляющие шины 4 и 5,шину"земля" 6,шину питания 7,резисторы 8-15,диоды 16-23,транзисторы 24-3 1 двухэмиттерных повторителей, информационные транзисторыо32-43, опорные транзисторы 44-50, резисторы 51-70, входные шины 71-78 ишину опорного напряжения 79, причем шина6 подключена к коллекторам транзисторов24-31 непосредственно, а к базам - через 25резисторы 8-15 и диоды 16-23 соответст-,венно. Шина 4 подсоединена к первым эмиттерам транзистора 25, 26, 28 и 30, шина 5 подключена к первым эмиттерам транзисторов 24, 2 7, 2 9 и 31, шина 7 подсоединена 30через резисторы 51- 58 соответственнокшинам 71 - 78, соединенным со вторыми эмиттерами соответственно транзисторов 24- 31, ачерез резисторы 5 9- 70 - к эмиттерам соответственно тоанзисторов 32- 43, соединенным 35соответственно с первым, вторым и третьимэмиттерами транзистора 44, первым и втсрымэмиттерами транзистора 45, эмиттером транзистора 46, первым и вторым эмиттерами транзистора 47, эмиттером транзистора 48, первым и вторым эмиттерами транзистора 49 иэмиттером транзистора 50. Шина 1 подключна к базам транзисторов 32, 35, 40 и 42, шина2- базам транзисторов 33, 36, 38 и 43, а шина 79- к базам транзисторов 44- 50. Базытранзисторов 24-31 соединены соответствен+.но с коллекторами транзисторов 32, 44, 35,45, 47, 41 и 49, коллекторы транзисторов 32,35,45,38,47,41 и 49- соответственно сколлекторами транзисторов 33, 36, 3 7, 39, 40,42 и 43, а коллекторы транзисторов 33, 36,39 и 42 соотв" тственно с коллекторами транзисторов 34, 46, 48 и 50,Работает дешифратор следующим образом.Входной потенциал, превышающий потенциал шины 79, соответствует логической"1, если же он ниже потенциала шины79- логическому "0". При потенциале "1"иа базу одного из информационных транзистров ои отпирается, и на его коллекторе 6 О устанавливается низкий уровень напряжения,который через соответствующий транзистордвухэмиттерного повторителя преобразуетсяв потенциал "0 на подсоединенной к егоэмиттеру выходной шине, С другой стороны,на резисторе, подключенном к эмиттеру упомянутого информационного транзистора,эмиттерный ток создает падение напряжения, достаточное для эапирания связанного с этим резистором опорного транзисторапо соответствующему эмиттеру. Если поостальным эмиттерам опорный транзистортакже заперт, и на базах информационныхтранзисторов, коллекторы которых соединены с коллектором упомянутого опорноготранзистора, действуют потенциалы 0", тона этих коллекторах устанавливается высокий уровень напряжения, преобразуемыйсоответствующим эмиттерным повторителемв потенциал "1.Опорные транзисторы, связанные с информационными транзисторами, на базах которых действует потенциал "0", отпираютсяпо соответствующим эмиттерам. При этомколлекторный ток отпертого опорного транзистора примерно равен сумме эмиттерныхтоков через открытые эмиттерные переходы, а падение напряжения на его коллекторном резисторе мало зависит от суммарноготока, так как этУг нагруэочный резисторэашунтирован диодом, стабилизирующим нижний уровень падения напряжения на резис-,торе, Шины 4 и 5 служат для контроля исправности дешифратора, причем на шине 5через элемент "ИЛИ, образованный вторыми эмиттерами двухэмиттерных повторителей, собираются сигналы с выходов дешифратора, соответствующих входным кодам,содержащим четное число логических "1.На шине 4 аналогичным образом вырабатывается сигнал нечетности,Однокаскадное построение схемы дешифратора позволяет повысить его быстродействие, а упрощение связей между элементами - надежность,формула изобретенияТрехвходовой дешифратор, содержащий двухэмиттерные транзисторные повторители и переключатели тока, состоящие иэ информационного и опорного транзисторов с резисторами в эмиттерной цепи, о т и и - ч а ю щ и й с я тем, что, с целью повышения быстродействия и надежности, он выполнен иэ четырех групп элементов, каждая иэ которых содержит два двухэмиттерных транзисторных повторителя и три информационных транзистора, первач группаэлементов содержит трехэмиттерный, а каждая из остальных - двухэмиттерный и одноэмиттерный опорные транзисторы, причем база каждого двухэмиттерного транзисторного повторителя., через резистор, зашунтированный диодом в прямом направлении, соединена с шиной "земля", один эмит-тер соединен с выходной шиной и через резистор - с шиной питания, а коллектор сое- одинен с шиной "земля"; база каждого опорного транзистора подключена к шине опорного напряжения, а каждый эмиттер через резистор - к шине питания; коллектор опорного транзистора первой группы соединенс базой второго двухэмиттерного транзисторного повторителя той же группы, коллекторы двухэмиттерных опорных транзистороввторой, третьей и четвертой групп соединены с базами вторых двухэмиттерных транзисторных повторителей тех же групп соответственно, а коллекторы одноэмиттерныхопорных транзисторов второй, третьей ичетвертой групп соединены с базами первыхдвухэмиттерных транзисторных повторите Б лей тех же групп; базы первого, второгои третьего информационных транзисторовкаждой группы подключены ко входным шинам; "в первой группе коллекторы всех информационных транзисторов соединены сбазой первого двухэмиттерного транзисторного повторителя той же группы, а эмиттеры - с эмиттерами опорного транзистора; во второй, третьей и четвертой группах к эмиттерам двухэмиттерных опорныхтранзисторов подключены эмиттеры первого и второго, второго и третьего, третьегои первого информационных транзисторов соответственно; коллекторы этих пар транзисторов подключены к базам первых двухэмиттерных транзисторных повторителей тех.:же групп, коллекторы остальных информационных транзисторов этих групп - к базам вторых двухэмиттерных транзисторных повторителей тех же групп, а эмиттеры - к эмиттерам одноэмиттерных опорных транзисторов, причем вторые эмиттеры первых двухэмиттерных транзисторных повторителейподключены к соответствующим управляющим шинам,