Устройство для вычисления функций синуса и косинуса — SU 1012249 (original) (raw)
СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСКИХ. РЕСПУБЛИК Яа)606 Р 7 548 ОБРЕТЕНИЯ ПИСА СВИДЕТЕЛЬСТВ ВТОРСКОМ ГОСУД 1 ЧфСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЫТИЙ 21) 3371394/18-24(72) В,Ф.Евдокимов, Ю.Т.,Кизим, В.В.Литвиненко, В,В,Мохор и Ю,А.Плющ (71) Институт проблем моделирования .в энергетике АН Украинской ССР (53) 681.325(088.8)(56) 1. Авторское свидетельство СССР 9 622090, кл. С 06 Р 7/458, 1977,2. Потапов В, Нестерук В,ф., Флоренсов А.Н, БЫстродействукщие арифметико-логические усройства ЦВМ Новосибирск, 1978, с.36.(54)(57) 1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА, содержащее первый и второй умножители, первый и второй коммутаторы, и суьиатор"вычитатель, выход которого соединен с выходом устройства, выход первого ум" ножйтеля соединен с первьи информа-. ционньм входом первого коммутатора, выход которого соединен с первым входом сумматора-вычитателя, о т,- л и ч а ю щ е е с я тем, что, с це" лью расширения диапазона вычисл(емых функций путем изменения аргумента, в него введены блок управления, й блоков вычисления итерации, где йколичество итераций, группа элементов И и три регистра констант,причем вход аргумента, устройства соединенс входом блока управления, выходы ко. торого соединены с управляющими входами соответствукщих блоков вычисления итерации, первые входы которых соединены с установочными входами устройства, вторые входы первого блока выасления итерации еоединенй с выходами первого регистра констант, выходы блоков вычисления итерации, с первого по (щ)-й, соединены с вторыми входами блоков вычисления ,итерации соответственно со второго по ю- й, выходы в-го блока вычисле".,801 012 А ния итерации соединены с информационньии входами второго коммутатора,% управляющий вход которого соединен с входом задания функции устройства, первый и второй выходы второго комму" татора соединены с первыми входами соответственно первого и второго умножителей, вторые входы которых соедк иены с выходами соответственно второ" го и третьего регистров коистайт,вы" ходы второго умножителя соединены с первыми входами элементов И группы, .вторые входы которых соедикены с выходом старшего разряда блока управления и управляющими входами первого коммутатора и сумматора-. вычитателя,второй вход которого соединен с выходами элементов И группы вто,рой вход первого коммутатора соединен с вторяк выходом второго коммута. р2. Устройство по п.1, о т л к ч а ю щ е е с я тем, что каждый блок вычисления итерации содержит восемь умножителей и два сумматора-, вычитателя, управляющие входы и выходы которых соединены соответственно с управляющим входом к выхо. дами блока, первые входы умножите, - лей соединены с соответствукщими первьми входами блока, вторые входы которого соединены с вторыми входами соответствующих умножителей, выходы первого, третьего, .шестого и седьмого умножителей соединены с. информационными входами первого сумматора-вычитателя, выходы второго, четвертого, пятого и восьмого умножителей соединены с информационными входами второго сумматора-вычитателя.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок уп" равления содержит 3 в преобразова". телей прямого кода в дополнительный соединенных последовательно, при1012249 10 1чем старший разряд 1-го преобразователя прямого кода в дополнительный, где 1 = 1,23 а, соединенс управЛяющим входом (1+1)"го преобразователя прямого кода в допол"нительный, входы первого преобразователя прямого кода в дополнительный 1Изобретение относится к устройст- вам автоматики и вычислительной тех" ники для нахождения тригонометрических. функций и может быть применено в.устройстве обработки летной информации.Известно устройство для вычисления тригонометрических функций, содержащее блоки памяти, умножители и сумматор 1 ).Недостатком данного устройства является невысокая точность и большой объем используемой памяти.Наиболее близким к предлагаемому по технической сущности является устройство., содержащее коммутаторы, блоки памяти, умножители, и сум матор, первый вход которого через первый коммутатор соединен с выходом первого умвожителя 121.Недостатком устройства является большой объем памяти и сложность процесса расширения диапазона изменения аргумента.Цель изобретения - расширение . класса решаемых задач путем изменения диапазона аргумента.Поставленная цель достигается тем что в устройство для вычисления функций синуса н косинуса, содержащее первый и второй умножители, первый и второй коммутаторц и сумматор-вычитатель, выход которого соединен о выходом устройства, выход первого умножителя соединен с первые информационным входом первого коммутатора, выход которого соеди" нен с первым входом сумматора-вычитателя, дополнительно введены блок управления, щ блоков Вычисления итерации, где в - количество итераций, группа элементов И и три регистра констант, причем вход ар" гумента устройства соединен с вхо-. дом блока управления, выходы Мото" рого соединены с управляющими вхоф дами соответствующих блоков вычисле. ния итерации, первые входы которых соединены с установочными входами устройства, вторые входы первого блока вычисления итерации соединены с выходами первого регистра консоединены с входом блока управления, выходы 3-го (3+1)-го и (3+2) -го преобразователей прямого кода в дополнительный, где 3 = 1,4,73 ш, соединенй с (ф в )-м выходом блока уп+23равления. 2стант, выходы блоков вычисления итерации с первого по (ш)-й соединены с вторыми входами блоков вычисления итерации соответственно с второго по ш-.й, выходы ш-го блока вычисления итерации соединены с информационными входами второго коммутатора, уп" равляющий вход которого соединен с входом задания функции устройства,первый и второй выходы второго коммУ. татора соединены с первыми входамисоответственно первого и второгоумножителей, вторые входы которыхсоединены с выходами соответственно второго и третьего регистров кон-,стант, выходы второго умножнтелясоединены с первьми входами элементов И, группы, вторые входы которых соединены с выходом старшего разряда блока управления и управляющими входами первого коммутатора и сумматора-вычитателя, второй входкоторого соединен с выходами элементов И.группы, второй вход пер вого коьмутатора соединен с вторМ 4выходом второго коммутатора.Каждый блок вычисления итерациисодержит восемь умножителей и двасумматора-вычитателя, управляющиевходы и выходы которых соединены З 0 соответственно с управлякщим входоми выходами блока, первые входы умножителей соединены с соответствую" щими первьми входами блока, вторые входы которого соединены с вторымивходами соответствующих умножителей,выходы первого, третьегошестогои седьмого умножителей соединены синформационныюи входами первого с 9 Мматора-вычитателя, выходы второго, . 40 четвертого, пятого и восьмого умножителей соединены с информационнымивходамн второго сумматора-вычитатели. Блок управления содержит Зв преобраэователей прямого кода и дополнительный,.соединенных последова,тельно, причем старший разряд 1-го .преобразователя прямого кода в допол;нительный, где 1 1,2,3 ш, сое" динен с управпяющим входом (1+1)-гох4 й 2, -с(п 5и О. О п 2. -а,0 пП-,2Устройство содержит блок. управления 1, вход 2 устройства, выходы 3(-З блока Управления, группу 4 20 элементов И, коммутатор 5,. сумматор. вычитатель 6, коммутатор 7, умно- жители 8. и 82, регистр 9, блоки 10. -10вычисления итерации, выходы 11. -11 и 12)-12блоков йычис ления итерации, регйстр 13, входы 14, -14 и 15-15 п, 161-16 блоков вычисления итерации, вход 17 задания Функции.30Влбк 10 выЧисления итерации содержит умножители 18 188 н сумматорывычитатели 19., и 19. 2-сС1" Ос 0 П р и м е ч а н и е. о(.- значение аргумента, подаваемого на вход устройства 1Х; - значение старшего разряда.Зйачение 10, старшего разряда 1 определяет знак фф-ф, ф 11 знак 11+1 11 ри вычислении функции ,синуса, для вычисления функции ко-. ,синуса - наоборот.Устройство работает следуецнм образом. ФНа вход 2 блока управления 1 подается код аргумента. На установочные входы 16. -16 подаются постоянные, значения которых приведены в табл.2. На 14. и 15. входы первого блока вычисления итерации подаются постоянные, значения которых в зависимости от числа в приведены в табл.З. Таблица 2 тала ататаайаЬ а шат Установочные входы т Ййааа ааааааа а ют М юМ сов 2 в 3 п 2 ЙЫ 2;преобразователя прямого кода в доПолннтельный, входы первогоПреобразователя прямого кода в допол.нительный соединены с входом блокауправления, выходы -го, (1+1) -го и( . ) -м выходом блока управления.а На фиг.1 представлена структурная схема устройства на фиг.2 аа структурнаясхема блока вычисления итерации, вариант выполнения на Фиг.З - флок-схема блока управления, вариант выполнения. Блок- управления, 1 содержит прЕобразователи 20-20 прямого одав дополнительный. Табл.1 поясняет принцип Форыировання сигналов управления: при ра-40 венстве 01 старшего разрядапоступакщей на преобразователь ко да кодовой комбинации происходит преобразование прямого кода в дополнительный, при равенстве 1 ,берутся следукщие Младшие разряды кбдовоВ комбинации без преобразования п е и-Фн в 1 пг сов 2 соз 2 соз 2( соз 2 соз 1 щ зЫ 2 з 1 п 1 сов 1 Таблица 3 2 Ф 1 0,0608 0,2756,Оф 8988 0,9976 0,9613250,4384 4 з 1 п (4 ) сов (4 ) з 1 п 1 соз 2 в 1 п 1 Входи задания постоянных гцй м На выходах 11 и 121 получают зна-ЗО чения соответственно соотношениям(,- Я- -где Р 1-Р 4 - значения постоянных, по-.даваемых на установочные входы; Продолжение табл: 24 0 ,Ч 1 - значения величин на входах 14( и 15 соответственно.Конкретные значения знаков в выражениях (1) и (2) обеспечиваются сиг" налами блока управления 1 /см.табл.1).Значения П и Ч в блоках 8(1) и 8(2) умножаются на первую и вторую постоянные С= 0,9998 и 81= 0,0175 соответственйо.Сигнал с выхода 3(п) блока 1 уп" равления определяет прохождение на первый вход сумматора-вычитателя 6 через коммутатор 5 величины С 10 д или Ц , а на второй вход сумматора-вы- читателя 6 через группу 4 элементов И " величины ЯЧт или 0.1По окончании переходного, процес- са на выходе 7 устройства устанавливается значение, соответствующее синусу и косинусу аргумента в зависимости от сигнала, поданного на управляющий вход коммутатора 17.