Цифровой фильтр — SU 1107291 (original) (raw)
СОЮЗ СОВЕТСКИХассиимриесипРЕСПУБЛИК ае взаю Н 03 Н 17 04 ГОСУДНфСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЕНИЯ ПИСАНИЕ ИЗОБРЕТВТОРСМОМУ СВИДЕТЕЛЬСТВУ(54)(57) ЦИФРОВОЙ ФИЛЬТР по авт,св. В 898592; о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия Фильтрации за счет одновременной обработки дополнительных промежуточных величин, введены третий и четвертый блоки. элементов ЗИ-ИЛИ третий и четвертый блоки памяти, четвертый и пятый коммутаторы и третий и четвертый сумматоры, при этом третий блок элементов ЗИ-ИЛИ,(61) 898592(56) 1. АвторсФ 898592 кл. В.А.Лесников,Петров и А.В.Частитретин блок памяти и четвертый коммутатор включены последовательно, входы третьего блока элементов ЗИ-ИЛИ объединены с соответствующими входами первого блока элементов ЗИ-ИЛИ, второй выход соединен с вторым входом четвертого коммутатора, выход которого соединен с . первым входом третьего сумматора, четвертый блок элементов ЗЙ-ИЛИ, четвертый блок памяти и пятмй коммутатор включены последовательно, входы четвертого блока элементов ЗИ-ИЛИ объединены с соответствующими входами второго блока элементов ЗИ-ИЛИ, второй выход соединен с вторым вхо- Е дом пятого коммутатора, выход которого подключен к второму входу третьего сумматора, а выход второго сумматора соединен с вторым входом первого сумматора через четвертыйФ сумматор, второй вход которого подключен к выходу третьего сумматора.30 Поставленная цель достигается тем,что в цифровой фильтр, содержащий первую и вторую группы регистров сдви га, первый сумматор, элемент НЕ, выходной регистр, блок сдвига, два блока элементов ЗИ-ИЛИ; два блока памяти, три коммутатора и второй сумматор, при этом выходы регистров первой группы регистров сдвига соединены через последовательно соединен ные первый блок элементов ЗИ-ИЛИ,Изобретение относится к вычислительной технике и может быть использовано в,системах цифровой обработки сигналов в радиосвязи, радиолокации, радионавигации и тп. 5По основному авт.св. В 898592 известен цифровой фильтр, содержащий первую и вторую группы регистров сдвига, первый сумматор, элемент НЕ, выходной регистр, блок сдвига, два О блока элементов ЗИ-ИЛИ, два блока памяти, три коммутатора и второй сумматор при этом выходы регистров первой группы регистров сдвига соединены через последовательно соеди ненные первый блок элементов ЗИ-ИЛИ, первый блок памяти и первый коммутатор с первым входом второго сумматора, выходы регистров второй группы регистров сдвига соединены через 20 последовательно соединенные второй блок элементов ЗИ-ИЛИ, второй блок памяти и второй коммутатор с вторым входом второго сумматора, выход которого соединен через. последовательно 25 соединенные первый сумматор и вы- ходной регистр с входами блока сдвига, выход которого соединен с вторым входом первого сумматора, первый выход выходного регистра через элемент НЕ соединен с первым входом второй группы регистров сдвига, второй выход выходного регистра соединен с вторым входом второй группы регистров сдвига, а вход первой группы регистров сдвига соединен с35 выходомтретьего коммутатора, вход которого является входом цифрового фильтра Г 11 .Недостатком известного цифрового фильтра является ограниченное быстродействие, вследствие одновременной обработки только двух срезов данных.Целью изобретения является увели-. чение быстродействия фильтрации за счет одновременной обработки дополнительных промежуточных величин,291 1первый блок памяти и первый коммутатор с первым входом второго сумматора, выходы регистров второй группы регистров сдвига соединены через последовательно соединенные второй блокэлеменФов ЗИ-ИЛИ, второй блок памятии второй коммутатор с вторым входомвторого сумматора, выход которогосоединен через последовательно соеди,ненные первый сумматор и выходной регистр с входами блока сдвига, выходкоторого соединен с вторым входомпервого сумматора, первый выход выходного регистра через элемент НЕ соединен с первым входом второй группырегистров сдвига, второй выход выходного регистра соединен с вторымвходом второй группы регистров сдвига, а вход первой группы регистровсдвига соединен с выходом третьегокоммутатора, вход которого является входом цифрового фильтра, введены третий и четвертый блоки элеменФтов ЗИ-ИЛИ, третий и четвертый блокипамяти, четвертый и пятый коммутаторы и третий и четвертый сумматоры,при этом третий блок элементов ЗИ-ИЛИ/третий блок памяти и четвертый коммутатор включены последовательно,входы третьего блока элементов ЗИ-ИЛИобъединены с соответствующими входамипервого блока элементов ЗИ-ИЛИ,второй выход соединен с вторым входом четвертого коммутатора, выходкоторого соединен с первым входомтретьего сумматора, четвертый блокэлементов ЗИ-ИЛИ, четвертый блок памяти и пятый коммутатор включеныпоследовательно, входы четвертогоблока элементов ЗИ-ИЛИ объединеныс соответствующими входами второгоблока элементов ЗИ-ИЛИ, второй выходсоединен с вторым входом пятого коммутатора, выход которого подключенк второму входу третьего сумматора,а выход второго сумматора соединенс вторым входом первого сумматорачерез четвертый сумматор, второйвход которого подключен к выходутретьего сумматора,На чертеже представлена структурная электрическая схема цифровогофильтра. Цифровой фильтр содержит третий коммутатор 1, первую группу 2 регистров сдвига на регистрах 2-1-2-й вторую группу 3 регистров сдвига на регистрах 3-1 - З-М, первый вто-1,5 у,( + 1,5 у 0 Если сигнал, вырабатываемый 40 первым блоком 4, принимает значение 1, то первый коммутатор 12 передает код, считываемый из первого бло-. ка 8 памяти, без изменения, если же . =О, то первый коммутатор 12 пере- .45 дает обратный код числа, считываемого из первого блока 8 памяти.Аналогично,. если сигнал 3 .вырабатываемый вторым блоком 5, принимает значение 1, то второй коммутатор 13 передает код, считываемый из второго блока 9 памяти, без изменения, если же. Ь =О, то второй коммутатор 13 передает обратный код числа, считываемого из второго блока 9 памяти, Числа М н Ь передаваемые первым и вторым коммутаторами 12 н 13 соответственно, суммируются при поФТ а б л и ц а .4 3 1 мощи второго сумматора 17, .образуя промежуточную величину ( оЯ +,)Если сигнал , вырабатываемый третьим блоком 6, принимает значение 1, то четвертый коммутатор 14 передает код, считываемый из третьего блока 10 памяти, без изменения, если жеО, то четвертый коммутатор 14 передаетобратный код числа считываемого из третьего блока 10 памяти. Аналогично, если сигналвырабатываемьй четвертым блоком 7, принимает значение 1, то пятый коммутатор 15 передает код, считываемый из четвертого блока 11 памяти, без изме" нения, если же з = О, то пятый коммутатор .15 передает обратный код числа, считываемого из четвертого