Аналого-цифровое интергрирующее устройство — SU 1339591 (original) (raw)
(19 динамического ди х сигналов. Усталоговый интеграпереключатель 2, 4, коммутатор 5 н асшир ение пазона интегрируемь ройство содержит а вибратор 7 и ре -Устройство имеамплитуде динамигрируемых сигнаем, что отсутстдключения компен к аналоговому ель но, о изменения выходин гов ра ния. При эт о интеграто е по достиж роизводится сразу ыходным потенциал ении уров-,м последне потенциала ня масштабирующе ил. ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР Н д ВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Куйбышевский авиационный институт им. акад, С.П.Королева (72) В,А.Медников и А.Н.Порынов (53) 681.335(088.8).(56) Авторское свидетельство СССР 11 389515, кл. С 06 С 7/18, 1971,Авторское свидетельство СССР 9 868784, кл. С 06 С 7/186, 1980. (54) АНАЛОГО-ЦИФРОВОЕ ИНТЕГРИРУ 10 ЩЕЕ УСТРОЙСТВО(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в приборострое - нии, в гибридных вычислительных устройствах для интегрирования сигналов, когда требуются большие постоянные времени интегрирования. Цель изобретор 1, реверсивныи схемы сравнения 3элемент ИЛИ 6, одно версивный счетчик 8 ет более широкий по ческий диапазон инт лов, обусловленный вует запаздывание п сирующего напряжени интегратору, а след ствует запаздывание ного потенциала анал тора в сторону убыв коррекция содержимоИзобретение относится к автоматике и вычислительной технике и может найти применение при построении гибридных вычислительных устройств, ин - формационно-измерительных и вычислительных систем и комплексов.Цель изобретения - расширение динамического диапазона интегрируемых сигналов.На фиг.1 представлена схема аналого-цифрового интегрирующего устройства; на фиг.2 - схема аналогового интегратора; на фиг,З и 4 - коммутатор, варианты выполнения; на фиг.5 - диаграммы напряжений, отражающие сущность работы устройства.Аналого-цифровое интегрирующее устройство (Фиг.1) содержит аналоговый интегратор 1, реверсивный пере. - ключатель 2, две схемы 3 и 4 сравнения, коммутатор 5, элемент ИЛИ 6, одновибратор 7, реверсивный счетчик 8, вход 9 опорного уровня устройства, выход 10 и вход 11.Реверсивный переключатель 2 состоит из инвертора 12 и двух ключей 13 и 14.Устройство включает также аналоговый интегратор 15, интегрирующий конденсатор 16 и два масштабных резистора 17 и 18, первые выводы которых являются соответственно вторым и первым информационными входами аналогового интегратора 1.Коммутатор 5 в первом варианте его выполнения (фиг.З) содержит два В-триггера 19 и 20, Б-входы которых являются первым и вторым входами коммутатора, 0-входы соединены с шиной нулевого потенциала, С-входы подключены к управляющему входу коммутатора, а прямые выходы являются его выходами. Коммут атор (фиг. 4) содержит два элемента И 21 и 22 и 0-триггер 23, Я-вход которого является входом коммутатора, прямой выход является выходом коммутатора и подключен к первому входу элемента И 22, инверсный выход Р-триггера является другим выходом коммутатора и соединен с первым входом элемента И 21. Вторые входы элементов И 21 и 22 и С-вход П-триггера подключены к управляющему входу коммутатора. Выходы элементов И 21 и 22 являются соответствующими выходами коммутатора, 1 О 15 20 25 30 35 40 45 50 55 Устройство работает следующим образом.В исходном состоянии входной сиг, -нал на входе 1 устройства (фиг,1)отсутствует. При этом выходной потенциал аналогового интегратора 1 равеннулю, содержимое счетчика 8 нулевое,Также нулевой уровень напряженийприсутствует на первом и втором выходах коммутатора 5 и выходе ключей 13и 14 реверсивного переключателя 2.С приходом в момент времени Т, навход 11 входного сигнала (см.фиг.5 а)начинается процесс интегрированияпоследнего,Выходное напряжение аналоговогоинтегратора 1 поступает на первыевходы схем сравнения 3 и 4, на вторых входах которых действуют опорныепотенциалы напряжений противоположных знаков соответственно +П и -Бпоступающие с входа 9 опорного уровня устройства и с ыхода инвертора12 реверсивного переключателя 2.В момент времени г потенциал выходного напряжения аналогового интегратора 1 достигает величину +П(Фиг,ЗЕ, момент С ),При этом на выходе схемы 3 сравнения формируется импульс напряжения(фиг.5 6) в момент Сг, котОРый пос -тупает на первый вход коммутатора 5,при этом на его первом выходе в моментустанавливается уровень логгической "1" (фиг. 3 у), который черезэлемент ИЛИ 6 запускает одновибратор7, Формирующий на своем выходе импульс напряжения длительностью(фиг.5 ),Во время действия импульса одновибратора 7 на управляющем входе коммутатора 5 на его третьем выходе формируется импульс, совпадаюший по времени с импульсом одновибратора 7(фиг,54), Этот импульс открывает ключ13 реверсивного переключателя 2, который пропускает компенсирующее напряжение опорного уровня +Б на второй информационный вход аналоговогоинтегратора 1, вызывая уменьшениеего выходного напряжения с момента(фиг.5 6). При этом напряжение навыходе схемы 3 сравнения изменяетсяс единичного уровня на нулевой.По окончании действия импульса свыхода одновибратора 7 коммутатор 5возвращается в исходное состояние,при этом на его выходах устанавли 1339591ваются нулевые уровни напряжений, ключи 13 и 14 реверсивного переключателя 2 размыкаются и интервал корректирующего воздействия +П на входе аналогового интегратора 1 заканчивается. Одновременно реверсивный счетчик 8 получает отрицательное едийичное приращение содержимого, поскопьку во время действия на его счетном входе импульса с выхода одновибратора 7, па входе установки режима счета присутствовал уровень логического "О" с пятого выхода коммутатора 5. Таким образом, аналоговому интегратору 1 сообщается корректирующая вольт- секундная порция воздействия на входе, соответствующая изменению его выходного напряжения на величину,лЖ=Пгде Т = К С - постоянная времени11 Бинте грир ов ания повторому входу интегр атор а .Этого воздействия достаточно , чтобы после корректирующего интервала времени , выходной потенциал интегр атор а 1 снова оказался внутри интервала Ф ЬЕсли выходной потенциал интегратора 1 под действием входного сигнала изменяется так, что в некоторый момент времени он оказывается равным величине -Ц напряжения, действующего на втором входе схемы 4 сравнения, то происходит процесс коррекции, аналогичный описанному. Отличие состоит только в том, чтоединичный уровень присутствует на втором, четвертом и пятом выходе коммутатора 5, при.этом замыкается ключ 14 реверсивного переключателя 2, отчего коррекция содержимого интегратора 1 производится под действием инверсного компенсирующего напряжения опорного уровня (с выхода инвертора.12 ), а реверсивный счетчик 1 О получает положительное приращение содержимого на епиницу. Потенциал опорного уровня, действующего на входе 9 уровня устройства, определяет величины корректирующих потенциалов +Б и -О, а через них - цену единицы младшего разряда реверсивного счетчика 8 в вольт-секундномвыражении.30 Аналого-цифровое интегрирующее устройство, содержащее аналоговый интегратор, первый информационный вход которого является входом устройства, а выход подключен к первому входу первой схемы сравнения, выход которой подключен к первому информационному входу коммутатора, первый выход которого соединен с входом установки режима счета реверсивного счетчика, выход которого является выходом устройства, и первый ключ, выход которого подключен к второму информационному входу интегратора, а управляющий вход соединен с вторым выхо-. дом коммутатора, о т л и ч а ю щ е ес я тем, что, с целью расширения динамического диапазона интегрируемых сигналов, введены элемент ИЛИ, одновибратор, инвертор, второй ключ и вторая схема сравнения, первый вход которой подключен к выходу интегратора, а выход соединен с вторым информационным входом коммутатора, вход опорного уровня устройства соединен с вторым входом первой схемы сравнения и с информационным входом первого ключа и через инвертор под 35 40 45 50 55 5 10 15 20 25 В предлагаемом устройстве отсутствует запаздывание подключения компенсирующего напряжения к второму входу аналогового интегратора, а следовательно, отсутствует и запаздывание изменения выходного потенциала аналогового интегратора в сторону убывания. При этом коррекция содержимого интегратора 1.производится сразу же по достижении выходным потенциа - лом последнего уровня масштабирующего потенциала.В результате, последний поднят в предлагаемом устройстве до верхнего значения линейной характеристики (выходных напряжений от входных) интегратора 1, что в пересчете на вход эквивалентно подняло уровень возможных изменений амплитуд входных интегрируемых сигналов.Предлагаемое устройство обладает также меньшим энергопотреблением от источников питания, что обусловлено в последнем работой блоков генератора импульсов (одновибратора), реверсивного переключателя и триггеров в ждущем режиме. Формула изобретения5 133959 ключен к второму входу второй схемы четвертый и пятый выходы которого сравнения и информационному входу через элемент ИЛИ подключены к входу второго ключа, выход которого соеди- одновибратора, выход которого соединен с вторым информационным входом 5нен со счетным входом реверсивного интегратора, а управляющий вход под- счетчика и управляющим входом комму - ключен к .третьему выходу коммутатора, татора. 1 5 ыиа 8 у е 1 еусикаго пеуеклвчовеля Г фиг,Г К счещчцну 81339591 фЦф счещчц 6 иу Составитель С.ЕелаяТехред М.Дидык орректор М Редактор А.Ворови Подписноета СССР Заказ 4224/4 ыт 4/5 кая роизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,Ь, УСЙ юр. Ую и(н ииййи и, ,Ю им ц,б 1 Ьк иИ 1 Ьх.1Тираж 672 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Рауш