Устройство для вычисления порядковых статистик последовательностей из -разрядных чисел — SU 1434424 (original) (raw)

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ 9) Б 4 006 СССРНРЫТИИ ОБР ЕЛЬСТ Н иев ОРЯ ТЕЙ медце ГОСУДАРСТВЕННЫЙ КОМИ ПОДЕЛАМ ИЗОБРЕТЕНИЙ ОПИСАНИЕ К АВТОРСКОМУ С(56) Авторское свидетельство СССВ 607226, кл, О 06 Г 15/36, 1975Авторское свидетельство СССРУ 1144102, кл. 0 06 Р 7/021985(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПКОВЫХ СТАТИСТИК ПОСЛЕДОВАТЕЛЬНОСИЗ и ш-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ(57) Изобретение относится к вычительной технике и может быть испозовано в быстродействующих системцифровой обработки одномерных и дмерных сигналов, в частности, длленной фильтрации изображений слью подавления импульсных помех. 34424 А Цель изобретения - повышение быстродействия устройства путем обеспечения конвейерного режима обработки последовательностей чисел . Устройство содержит входные регистры, регистр порога, сумматор для сложения п оцноразрядных чисел, сумматор, узлы анализа, буферные триггеры, буферные регистры, элементы НЕ. Каждый узел анализа содержит элементы ИСКЛЮЧАКЩЕЕ ИЛИ 11, группы элементов И, триггер, регистр-указатель, регистр столбца, коммутатор, регистр порога, сумматор для сложения п одноразрядных чисел, сумматор со знаковым разрядом. Устройство анализирует все разряды чи-сел, начиная со старшего разряда. После анализа каждого разряда чисел выдается значение очередного разряда вычисляембй порядковой статистики, имеющей номер И. 1 ил.маИзобретение относится к вычислительной технике и может быть использовано в быстродействующих системахцифровой обработки одномерных и дву 5мерных сигналов, в частности, длямедианной фильтрации изображений с целью подавления импульсных помех.Порядковой статистикой последо вательности из и чисел, имеющей но-10мер И, называют то число, для которого существует ровно Ичисел, меньших или равных ему по величине, и, равно (и-И) чисел больших или равных, ему в данной последовательности. 15Примером порядковых статистик,часто используемых при обработке ираспознавании сигналов, являются медианаа, минимальный или максимальныйэлементы последовательности.20Цель изобретения - повышение быстродействия устройства путем обеспечения конвейерного режима обработкипоследовательностей чисел.На чертеже приведена функциональная схема устройства.Устройство содержит ш и-разрядныхвходных регистров 1, ,1, входнойрегистр порога 2, сумматор 3 для сложения и одноразрядных чисел,сумматор 30;(ш)(ш)буферных регистров 7, 35ш элементов НЕ 8 8 ь вход 9 тактовых импульсов и выходы 10, 10,устройства. Каждый узел 5 анализасодержит и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ11, , 11 группы из и элементов И12, 12, триггер 13, регистр-указатель 14, регистр 15, столбца, коммутатор 16, группу иэ и элементов И1717, регистр 18.порога, сумматор 19 для сложения и одноразрядныхчисел, сумматор 20 со знаковым разрядом 21,Устройство работает следующим образом.Перед началом работы устройстваво входной регистр 2 порога заносится дополнительный код значения порога Т со знаком "-", которое равно -(и-И+1 ), где И - номер вычисляемойпорядковой статистики. Например, если55вычисляется медиана из и двоичных чйсел, то значение Т =(и+1)/2, при вычислении максимума т,е. при И=и,начальное значение порога равно , апри вычислении минимума, т.е, приИ=-1, равно иПо первому тактовому импульсу поступающему на вход 9, во входные регистры 1, 1 записываются кодыпервой последовательности анализируемых чисел, причем в регистр 1 за.лписываются первые (старшие) разрядыи чисел, в регистр 1 записываютсявторые разряды и т.д. В регистр 1,записываются младшие ш-разряды ичисел. Значения старших разрядов всехи чисел поступают из регистра 1 навходы сумматора 3 для сложения иодноразрядных чисел, и после суммирования код их суммы Б поступает на первый вход сумматора 4, на второй входкоторого поступает дополнительныйкод порога Т из входного регистра2 порога,В сумматоре 4 выполняется сложение кодов, что в данном случае эквивалентно выполнению операции вычитания из Я значения Т, так как в регистре 2 порог Т записан в дополнительномкоде со знаком "-", а значение Я .всегда положительно, Дри этом возможны два следующих случая,Если 87 Т, результат суммирования положительный, и на выходе знакового разряда сумматора 4 находится сигнал "0". Сигнал с выхода знакового разряда поступает на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1111 первого узда 5 анализа, на вторые входы которых поступают старшие разряды последовательности чисел из входного регистра 1,. В данном случае код из входного регистра 1, проходит через элементы ИСКЛЮь 1 АЮЩЕЕ ИЛИ 11,11и элементы И 1212(на вторые входы которых поступают сигналы "1") на входы регистра-указателя 14 без изменений. Сигнал с выхода знакового разряда сумматора 4 поступает также на управляющий вход коммутатора 16 и разрешает прохождение кода через коммутатор 1 б из входного регистра 18 порога первого узла 5 анализа, Кроме того, в качестве инверсного значения старшего разряда результата сигнал с выхода знакового разряда сумматора 4 поступает на вход триггера 13 первого узла 5 анализа. По второму тактовому импульсу во входные регистры 1, , 1, заносятся раз 434424ряды второй последовательности из ичисел . Инверсное значение кода результата первой последовательности записывается в триггер 13. Значение порога Т из входного регистра 2 переписывается через коммутатор 16 в регистр 18 порога первого узла 5 анализа, Значение кода вторых разрядовпервой последовательности из и чиселпереписывается в регистр 15 первогоузла 5 анализа. Значения кодов разрядов с третьего по ш первой последовательности переписываются в регистр7 первого уровня. Для чисел, которыеимели "0" в старшем разряде, в соответствующие разряды регистра-указателя 14 первого узла 51 анализа .занесены "О". Это значит, что анализируемые числа, в старших разрядах которых были "0" исключаются из дальнейшего анализа,Если Я ( Т, результат суммированияотрицательный, и на выходе знаковогоразряда сумматора 4 присутствует сигнал "1". Этот сигнал поступает науправляющий вход коммутатора 16 иразрешает прохождение через коммутатор 16 дополнительного кода с выходов сумматора 4 на входы регистра 18 30первого узла 5 анализа. Кроме того,сигнал "1" поступает на первые входыэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 111 11первого узла 5 анализа, инвертируякод старших разрядов первой последо 5вательности, поступающий из входногорегистра 1, .На входы регистра-указателя 14узла 51 анализа через элементы И1212 поступает код, в соответствующих разрядах которого "1" длятех чисел, которые имели "0" в старшем разряде. Тем самым числа, имеющие "1" в старшем разряде, из дальнейшего анализа исключаются. По второму тактовому импульсу во входныерегистры 1..1, заносятся разрядывторой последовательности и производится анализ из старших разрядовс помощью сумматоров 3 и 4. Вторыеразряды первой последовательностизаписываются в регистр 15 столбцаузла 51 анализа и производится иханализ с помощью элементов узла 5,анализа. Третьи и т.д. разряды первой последовательности переписываются в буферные регистры 7 первого уровня. Анализ вторых разрядов в первомузле 5, анализа выполняется только для тех чисел первой последовательности, для которых в соответствующих разрядах регистра-указателя 14 записаны "1".В третьм такте во входные регистры 1 1 записываются разряды третьей последовательности и производится анализ старших разрядов с помощью сумматоров 3 и 4. В узле 5, анализа производится анализ вторых разрядов второй последовательности, в узле 5- анализ третьих разрядов первой последовательности и т,д.В-.ш-м такте (где ш-количество разрядов чисел) в узле 5 производитМся анализ ш-х разрядов чисел и формируется инверсное значение младшего ш-го разряда поряДковой статистики первой последовательности. По ш-му тактовому импульсу в триггеры 6 нижнего уровня заносятся инверсные значения разрядов результата (с первого по ш-й) После инвертирования с помощью элементов НЕ 8,8 на выходе 1010 устройства выдается значение порядковой статистики первой последовательности.В такте ш 4 е на выходе 10 О , устройства выдается значение порядкоковой статистики второй последовательности и т.д.Таким образом, за Р+ш тактов на выходе устройства формируются порядковые статистики Р последовательностей. формула изобретенияУстройство для вычисления порядковых статистик последовательностей из и ш-разрядных чисел, содержащее ш и- разрядных регистров, сумматор для сложения и одноразрядных чисел, входной регистр порога, сумматор, ш групп элементов И, ш элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ш триггеров, элементов НЕ, причем выходы разрядов регистров с первого по ш-й соединены с первыми входами элементов И соответствующих групп, выходы разрядов входного регистра порога соединены с первой группой входов сумматора, вторая группа входов которого соединена с выходами сумматора для сложения и одноразрядных чисел, первые входы элементовИСКЛЮЧАЮЩЕЕ ИЛИ объединены о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства путем обеспечения конвейерного режи 5 1434424 6ма обработки последовательностей чисел, в устройство введены ш(ш)(ш) входных регистров, бу(ш)(ш) ферных регистров, триг.4геров, шэлементов НЕ и шузлов анализа, -я группа элементов И, где =1,2 (ш), и 1-й и-разряд 10 ный регистр входят в состав )-го узла анализа и являются регистром столбца 3-го узла анализа, который также включает и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторую группу элементов И, триггер, 15 регистр-указатель, коммутатор, регистр порога, сумматор для сложения одноразрядных чисел, сумматор, ш-й и- разрядный регистр является ш-м входным регистром, причем в каждом узле 20 анализа выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первыми входами соот ветствующих элементов И второй группы, выходы которых соединены с информационными входами регистра-указателя, 2 Б выходы разрядов которого соединены с вторыми входами соответствующих эле ментов И первой группы, выходы кото" рых соединены с входами сумматора для сложения и одноразрядных чисел, вы О ходы которого соединены с первой группой входов сумматора, вторая группа входов которого соединена с выходами регистра порога, информационные вхо ды которого соединены с выходами коммутатора, вход тактовых импульсов устройства соединен с синхровходами всех триггеров и регистров, первая и вторая группы входов коммутатора первого узла анализа соединены соответственно с выходами разрядов вход-ного регистра порога и выходами сумматора, выход знакового разряда которого соединен с управляющим входом коммутатора, информационным входом триггера и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первого узла анализа, вторые входы элементов ИСКЛЮ"ЧАЮЩЕЕ ИЛИ первого узла анализа соединены с вьходами первого входногорегистра и входами сумматора для сложении и одноразрядных чисел, информационные входы регистра столбцапервого узла анализа соединены с выходами второго входного регистра, выходы разрядов регистра-указателя -гоузла анализа, где -1,2 (ш),соединены с вторыми входами элементов И второй группы +1"го узла анализа, выходы элементов И первой груп"пы 1-го узла анализа соединены с первой,группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ+1-го узла анализа, вторые входыкоторых объединены и соединены с информационным входом триггера, управляющим входом коммутатора х+1-гоузла анализа и выходом знакового разряда сумматора х-го узла анализа,выходы разрядов регистра порога исумматора 1-го узла анализа соединены с первой и второй группами входов коммутатора х+1-го узла анализа,выход триггера -го узла анализа соединен с. информационным входом К-гобуферного триггера, где К = 1(ш-х), выход ш". го буферноготриггера соединен с входом соответствующего элемента НЕ, информационные входы регистра столбца +1-гоузла анализа соединены черезбуферных регистров с выходами х+2-говходного регистра, выходы триггераи знакового разряда сумматора ш-гоузла анализа соединены соответственно с входами ш-го и ш-го элементов НЕ, выходы ш элементов НЕ являются выходами устройства, вторые входы второй группы элементов И первого узла анализа объединены и подключены к входу логической единицыустройства,1.34424 оставитель В. Журавлев Техред Л.Сердюков ектор О. Кравцо актор И, Касар Тираж 704 П ВПИИПИ Государственного комитета СС по делам изобретений и открытий 3035, Москва, Ж, Раущская наб., додписноеСР Заказ 5555)50 но-полиграфическое предприятие ектна Произв л Ужгород

Смотреть

Устройство для вычисления порядковых статистик последовательностей из -разрядных чисел