Устройство для формирования импульсных последовательностей — SU 1626342 (original) (raw)
СООЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1626342 А 9) К 3/64 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕН(57) Изобрет в устройств ЯМР-спектр ниь мо ке х автома и О,.Тоскопи и,т я ширение 4 а счег фо сиых Г 1 ос СССР984. можностеи з ых имцуль АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Институт проблем освоеАН СССР(56) Авторское свидетельствМ 1224991, кл. Н 03 К 3/64,т ьл и, испо ь;ано тики . импульсной .,ель 1 о иэобре снфункциональныхозрмированил различл ,д загельносе сК10263 12 широким диапазоном длиельностей импульсов и цачэ (,: )ебольеОм обьеме программирчемои памяти, УсройсВо для фо)Гл(1 э)Б)1 ич имцчле с 1 ых цоследг)ва 3 п./) ь е)3 Р)." О1 Оэ) 11101 атР/ ь Вре(1 еНЫх )ЛН)в /ОБ КОТОрЫй ОбразуОГ сче 3)к 33)му/(ьг ОБ, б/;к(1 э, 9 Г 1;)11 и элеме)гы И 11 1 б 0)1 Г)и Гер 1/ ) 403, и роват(;ль 3 Гл)у/ ь(лв и ау Осл, дола(;Ль рост)(1 .о 1)11 Ьи Оба,3 ч)От (; е Гч импулье;оь Г,11 ц.)мч(и . Е)/(эк 16 обн,11)И" Р ГЕСИ(Ч")Р/))(1тех 1 "кс и Г)О": )ьигпЕ;/р :ройсБГх ьв томеик, в имцуль.,Ой 1 Ь гц)кт р(ьс) )о,ЕЕ/р)ь)Е)Г)Г ) .Оня)/151 ЕТь )5) ц )ИЕ -НЕ)Е фу 1 КЦ(10111 : ВОЭМО)К Ю Г( И Э) Г 1:РЭЕЧЛИЕ1)(Ь ,ЕО)ЕЛ)01):.О ), ОС (,1)Э:.) ",Р),1(,(:("( 1;)Б/ н: б) О; гхрГл / (- ро г)),)я, Е,.)1)01)ь), 5 ИмЧ/Ь)ц 1:. ИО- с пер ог:) л),1 ОсОй1 Ф) 2 Г)/), -сх;э блока, цр,Ьле:У 1 роир ф)(э содержи.1)Иг, 1/ ( н(.ВС)Е)1 так (ОБ) Л (1)ЦЧЛЬСОГ), ВЫХОД КС))Г. )ГО Го.- р(инэн г Г 1")е)Г 1 ВКОДОГЛ,э/0/л(,)1 ге) л с г)К)Д КОТОРОГО СО (ИНаН С СЧЕгцЫМ БХОДО; ООР Бого счетчика 3 имг)ульсов и с цег)Гм хо дом элемен)а И Г И 1. Бы хо,ы г;) рг); го с)е 1 лка 3 сО(;Пи 10) 11 с )дре 1 ы(л 1 е)одлмг первого блока )а .)яти 5, выход кс) Горого с(- едлСн с вторым входом элетле)та ЕЧПИ 4, Выход перепал)ения счет(ика 3 соедине с перв (Г: ходо/л элееленга чЛр 1 6, счет 1 1 ВхОДОм с)е Гч 31 кси Г е,") Б 1 р Г)хо/1(р 31 )л,та ИЛИ Р, Бтг/рой Вход к( тороОсоедг)Е(с) с В),)рг) - до/1 блока 9 памяти, адресые ход которого соеди)ены с Выходе)ми с От 3)е 3,.выходы элема)тов И,ПИ 4 и Ь, обьсдиек не)1,е по с.хеме УОН р)х 1-.1 Г:- И, эоед 1 ееы со счетньЕм Вхг)г(ом счетчик 10, с)ых)Ды коэорогосоедие е-е садресными Г)хэд:м)1 б ока 11 па)лять) и с перв).)ми входами ц 11 1)о о)о компаратора 12, втор,)е входы Е(второ(о соединены с гыходами блока 13 амяти, Быхдд цифрового комг)аг)атоа2 сотД(1 ые)( с Б )- чита)оц(1 м БхОДом счетчика 14 и с Б)орьл Входом элемента ИЛИ 15, гыхо/е которого саеднен с Вхолом эаписи с ет Б;ка "10, Выходы б/ок(3 11 памяти яг)ляотя ьХодами устройства и гоединены с Вторыми Входами блока 16 обнуления, Выход которого сое/е- нен с входами обнуления счет)иков 3 и 7 и вкодоел установки триггера 17, Гзыход которого соединен с входом выбора кристалла блока 5 памяти, вход обнуления тр 511) ера 17 ления, Кроме того, устройство содержит генераор 1 импульсов, элемент И 2, цифров(/й компарагор )2, блок 33 памяти, счетчик 1 )ихлов. элеГ)е 1/ И/И 15 и блок 18 управл Еия. Введенле В чстрйство дополнительных счетчиков блоков ца/ляти. э/)етлееТов ИГ 1 И, циф 1 ового комцаратора, блока обну- Г)е:и", поэволило эадавать дли 1 ельности имгч/Е,со(1 и цэуэ не чигло(л ячеек памяти, а ВДРЕСВМИ ДЕЛЕЫХ Я ЕЕ), ТО СОКРатИЛО обьем про рамме);)уемой ц. Г)Г 5 ел, 2 ил. г.еДлнен г, е)ьхорэо.1 )/ мс нта Р)ГИ б), вгоРОГ ВХОД КО(01)Р)10 ГР ДИ;Е 1) С Н) )ЕЧ,ГЛ ВЫ,;Одом блока 1 О у ) Г)Г)/1 ля, Е 1 еро)1 входблока уцравлени 51 . "Де)нее г, В.орьм вхо 5 Дом эле/)е)а И 2, ;Г 1)Бход(, блока упрэвления соед О .л).К)ЕГац)ло)(н(13 л)1Бх(,д;Г 1 И г 01(1,.о (1 1)1 гэ 13 цамяти, четО 0 Г 1 и 1)1 ХО/Е (, ч 131) Г) 1).) )1 (1 и нхОД(Глис нт Чов 3 7 1: ч Г ( Бы,р,)ы - с входа 10 Гл)1 эарэь-сц(е) )И( 1 э 10 кГ) :, 9, 1 ГаГЛЯт 1. В(ст)и В (Хоч блие Г),цгалееИясаед н: с входами дэ)ы,р ерлокэе) 5, 9, 11цамя(ц, седь,)ой Е,), ход с Г). и)1,Г Бходо/лЕ)лока 1) Оечрэ 11 ия Бс 1 1)о )Ыход с Вхо15 да/ли запи(.и с ( Г к) 3, 7,Ч, (3/)ока 13памяти и п.,р:зы/1 вхо;Ег)ь)Глепа И,ПИ. э Д-Б 51/ыи е 31 ЯКОД б/)ка у(;3 Бле 1 иЯ сов;е 0 С(;хс)дом о ул Ия счетка 10 перЕЗ)31 Е) ХС Г ,)ЛЮК/3Г ) )НЕ)Я СОЕД)11 Г Н С20евое)атг)Ом 1 Г)к)ОЕ)ь(х 1/чльсо.), а Второй Вход - с Вы ОД,. с(спч) кл 1 1,Ь/Ок Г упэле),(И (Иг, 2/ содержитэл,лент И 19 г)ец):ь) Вход ) ),орого являетг г Г 10 О В(1 рход)Г 1 б)э )к:) Ч()в/)с 1 и 51, а Бто25 рс л Вход соедлнен с ин Гертируо)цим)ЬД 01 Л ОДНОЕ)31)эраО;Е) 2К 010)Е 31 ЧБЛЯе т г я гп 0 1 Б Ы х Од Г 1 Л ОГ Э р Е 3 Г Л Е н и 53, И СГ ( Гэ е 3 ы Гв х О Д 0 Гл э и е Г 1 шт е) И ЛЧ 2 1, Б Г 0 э 0 ЙВход коОоого соеде нн г пеоеключателем30 22 дэных, выходы )/Г)/лг га И 10 и элемента ИЛИ 21 о(эгаэч)рэг Вте)еэ)эть 31 и шестойв,ходы бгОла упрлвг,еИЯ соответственно,б/1 Ок уцэавл(; 1(151 соде/):к(1 Т такж( ОДцовиб")втор 23, иверти;уро );131 и Сц Вертиру)о 35 еши В Ход)Е;Оторогс ялл 5)(Ися седьГым иДевяГ,и Г)(ход;).",(1 блока ч( равления соотьетственно, а вход Бходо;1 "Пуск" блокауправления, не) нвер ирую(ций Выход одноВибэатора 23 :Оединен с сеттым Входоел40 триггера 24, Выход которого Является третьим Выходом бло а управ/)снея, Вход" " триггера 24 подключен к ло ичсской "1", а ) ходОбнуления соединен г, вьходом элемен-а И25, пеРБый вхоД котОРого Яврэае 1 СЯ БтоРым45 Входом б/Ока у(1 эавле(и 1, первые входы51015 20 25 30 35 40 50 элементов И 26 соединены с блоком переключателей 27, первые входы которого подключены к логической "1", а вторые входы заземлены, вторые входы элемента И 25 и элементов И 26 соединены с инвертирующим выходом одновибратора 20, вход которого является входом "Готов" блока управления, содержащего также блоки переключателей 28 и 29, выходы которых образуют первые и восьмые выходы блока управления соответственно, первые входы блоков переключателей 28 и 29 подключены к логической "1", а вторые входы заземлены,Устройство работает следующим образом,Устройство работает в режимах "Подготовка", "Программирование", "Формирование".Режим "Подготовка" используется для предварительной записи "1" в блоки 5, 9, 11 памяти. По сигналу с внешнего устройства, подаваемого на вход "Готов" блока 18 управления, одновибратор 20 вырабатывает импульс, который разрешает прохождение тактовой частоты через элемент И 19 на вычитающие входы счетчиков 3, 7, 10, при этом происходит последовательная смена адресов ячеек блоков 5, 9, 11 памяти, На выходе элемента ИЛИ 21 блока управления устанавливается логическая единица, которая подается на входы данных блоков 5, 9, 11 памяти. Одновременно одновибратором 20 блока управления запрещается обнуление триггера 17 импульсами переполнения счетчика 3. С инвертирующего выхода одновибратора 20 импульс подается на вторые входы элемента И 25 и элементов И 26, Логический "0" на выходе элемента И 25 устанавливает триггер 24 в нулевое состояние и запрещает прохождение тактовой частоты через элемент И 2, Логический "0" на выходах элементов И 26 подается на входы записи-считывания блоков 5, 9, 11 памяти, происходит запись "1" во все ячейки блоков памяти. Длительность импульса одновибратора 20 должна быть достаточна для записи "1" во все ячейки блоков памяти, большей по обьему,Режим Программирование" предназначен для записи "0" в выбранные ячейки блоков 5, 9, 11 памяти, записи адреса конца цикла в блок 13 памяти и числа повторений выбранного участка последовательности в счетчик 14. Выбор программируемого блока памяти и запись кодов в блок 13 памяти и счетчик 14 ос, ществляется с помощью блока 29 переключателей, адрес ячейки памяти блоков 5, 9, 11 памяти, адрес конца цикла, адрес начала цикла и число циклов задаются с помощью блока 28 переключателей, а запись "1" или "0" в ячейку памяти блоков 5, 9, 11 памяти осуществляется с помощью блока 27 переключателей.Для записи информации в блок 13 памяти и адреса ячейки памяти одного из блоков 5, 9, 11 памяти в счетчике 3, 7, 10 необходимый код устанавливается блоком 28 переключателей. Сигнал записи (логический "0") блока 18 управления поступает на вход записи выбранного счетчика или блока 13 памяти. Для записи "0" в ячейку одного иэ блоков 5, 9, 11 памяти с помощью переключателя 22 на входы данных блоков памяти подается "0", а сигнал записи (логический "0") блока управления поступает на вход записи выбранного блока памяти, Адрес начала цикла устанавливается в последнюю очередь с помощью блока 28 переключателей,В режиме "Формирование" устройство генерирует импульсные последовательности. Это обеспечивается таким образом, что по сигналу с внешнего устройства, подаваемому на вход "Пуск" блока 18 управления, одновибратор 23 генерирует короткий импульс, который поступает на счетный вход триггера 24 и на вход обнуления счетчика 10, На выходе триггера 24 устанавливается "1", которая подается на вход элемента И 2, разрешая прохождение через него тактовой частоты. С инвертирующего выхода одновибратора 23 сигнал пуска поступает на первый вход вблока 16 обнуления, сигнал с выхода которого обнуляет счетчики 3 и 7 и устанавливает триггер 17 в единичное состояние, Таким образом, по сигналу пуска происходит обнуление счетчиков 3, 7, 10 и разрешается прохождение тактовой частоты на счетный вход счетчика 3. Счетчики 3, 7, блоки 5, 9 памяти, элементы ИЛИ 4, б, 8 и триггер 17 образуют управляемый формирователь временных интервалов, а счетчик 10, блок 11 памяти и блок 16 обнуления образуют формирователь импульсов и пауз.При работе в режиме "Формирование" счетчики 3 и 7 последовательно опрашивают ячейки памяти блоков 5 и 9. На выходе этих блоков памяти вырабатываются отрицательные импульсы длительностью, равной периоду тактовой частоты, через промежутки времениот сигнала пуска), равные И;Т, где Ц - номера ячеек памяти, в которых в режиме "Программирование" записан логический "0"; Т - период тактовой частоты, Сигнал с выхода блока 5 памяти суммируется с т, ктовой частотой элементом ИЛИ 4, а сигнал с блока 9 памяти суммируется с импульсами переполнения счетчика 3 элементом ИЛИ 8, Этим достигается возможность получения на выходе элементовИЛИ 4 и 8, объединенных по схеме МОНТАЖНОЕ И, двух импульсов при записи логического "0" в соседние ячейки памяти, а также ввиду задержки сигналов с выхода блоков памяти по сравнению с сигналами тактовой частоты и импульсов переполнения исключается возможность появления ложных импульсов, вызванных сменой адресов, на выходе элементов ИЛИ 4 и 8, Сигнал переполнения с выхода счетчика 3 переводит триггер 17 в нулевое состояние.Логический "О" поступает на вход блока 5 памяти и переводит его в режим хранения.Этим достигается однократное появление импульсов на выходе блока 5 памяти при многократном переборе адресов при выборе содержимого блока 9 памяти. Триггер 17 устанавливается в единичное состояние сигналом обнуления с блока 16 обнулеия.Импульсы с выхода управляемого формирователя временных интервалов поступают на счетный вход счетчика 10, состояние которого определяет адрес ячеек И-разрядного блока памяти 11, Записанные в различные разряды блока 11 памяти логические "0" определяют виды последовательности, генерируемье устройством. Блок 16 обнуления вырабатывает импульсы обнуления счетчиков 3 и 7 по переднему и заднему фронтам импульсов последовательности При совпадении адреса, вырабатываемого счетчйком 10, с адресом, записанным в блок 13 памяти, цифровой компаратор 12 выра.атывает импульс, который уменьшает содержание счетчика цикла на единицу и производит запись адреса начала цикла в счетчик 10, Записываемый адрес установлен блоком переключателей 28, При повторении участка последовательности К раз счетчик 14 вырабатывает импульс, который подается на второй вход элемента И 25, выход которого подключен к входу обнуления риггера 24, Триггер 24 переводится в нулевое состояние. Логический "0" запрещает прохождение тактовой частоты на вход счетчика 3 через элемент И 2,Блок обнуления может быть выполнен на одновибраторах, срабатывающих от фронтов и спадов импульсов последовательностей, выходы которых объединены многовходовым элементом И-НЕ, Таким образом, функциональные воэможности предлагаемого устройства расширены за счет возможности формирования одновременно не одной, а нескольких различных последовательностей, число которых определяется разрядностьо используемьх кристаллов в блоке 11 памяти и практически не ограничено, и за счет возможности циклического повторения участка импульсойпоследовательности несколько раз, причем количество повторов определяется разрядностью одного счетчика и также не ограничено. Кроме того. в предлагаемом устройстве осуществляется сокращение объема записи инфоомации в блоки памяти за счет того, что в немдлительности импульсов и пауз задаются адресами (номерами) ячеек блока памяти, в которые записывается информация (лог. "0" или "1") с помощью введенных блоков и связей между ними. 5 10 15 20 25 30 3540 45 динен с вторым входом третьего элемента ИЛИ, выход которого объединен с выходом второго элемента ИЛИ и соединен с суммирующим входом третьего счетчика импульсов, выходы которого соединены с адресными входами третьего блока памяти 50 и с первыми входами цифрового компаратора, вторые входы которого соединены с выходами четвертого блока памяти, выход 55 цифрового компараора соединен с вычитаощим входом четвертого счетчика импульсов, при этом второй выход блока Формула изобретения Устройство для формирования импульсных последовательностей, содержащее генератор тактовых импульсов, первый счетчик импульсов, первый блок памяти, блок управления и элемент И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход - с первым выходом блока управления, выход элемента И соединен со счетным входом первого счетчика импульсов, выходы которого соединены с адресными входами первого блока памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены второй, третий, четвертый счетчики импульсов, второй, третий, четвертый блоки памяти перв,й, второй, третий, четвертый элементы ИЛИ, цифровой компаратор, триггер и блок обнуления, причем входы обнуления первого и второго счетчиков импульсов и вход установки триггера соединены с выходом блока обнуления, выход переполнения первого счетчика импульсов соединен с первым входом первого элемента ИЛИ, выход которого через триггер соединен с входом "Выбор кристалла" первого блока памяти, первый вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход соединен с выходом первого блока памяти, счетный вход второго счетчика импульсов и первый вход третьего элемента ИЛИ соединены с выходом переполнения первого счетчика импульсов, выходы второго счетчика импульсов соединены с адресными входами второго блока памяти, выход которого соеА,Оса орре аказ 283 ВНИИПИ Гос Тираж 468 Подпис,орственного комитета по изобретениям и открь 113035, Москва, Ж, Раушская наб 4/5 С(:ГР роизводственно-издательский комбинат "Патент", г. Уж д, ул,ын101 управления соединен с вторым входом первого элемента ИЛИ, третьи выходы блока управления соединены с информационными входами всех счетчиков импульсов и четвертого блока памяти, четвертый выход 5 блока управления соединен с вычитающими входами первого, второго и третьего счетчиков импульсов, пятые выходы блока управления соединены с входами "Запись- чтение" первого, второго и третьего блоков 10 памяти, шестой выход соединен с входами "Данные" первого, второго и третьего блоков памяти, седьмой выход соединен с первым входом блока обнуления, вторые входы которого соединены с выходами третьего 15 блока памяти, восьмые выходы блока управления соединены с входами записи первоо второго и четвертого счетчиков нмпул спи четвертого блока памяти и с первым входь четвертого элемента ИЛИ, второй вход ко торого соединен с выходом цифрового компаратора, а выход четвертого элемента ИЛИ соединен с входом записи третьего счетчика импульсов, девятый выход блока управления соединен с входом обнуления третьего счетчика импульсов, первый вход блока управления соединен с выходом генератора тактовых импульсов, а второй вход соединен с выходом четвертого счетчика импуль- сов