Цифровой измеритель симметричных составляющих — SU 1255964 (original) (raw)
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 1255964 50 401 К 29/16 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ЗОБРЕТЕНИЯ ОПИ ЕТЕЛЬСТ А ВТОРСКОМ(71) Институт электроники ительной техники АН ЛатвССР(56) Авторское свидетельствоУ 976403, кл, 3 01 К 29/16,Авторское свидетельство ССВ 1012158, кл, С 01 К 29/16,ычисл СС98СР198 РИТЕЛЪ СИММЕТРИЧ ет быть испольлейной защиты и обретения - повымехоустойчивосйство содержит(54) ЦИФРОВОЙ ИЗМЕ НЫХ СОСТАВЛЯЮЩИХ(57) Изобретение м зовано в системах автоматики. Цель и шение точности и и ти измерения. Устр блок 1 аналого-цифрового преобразования, сумматоры 5 и 18, накапливающий сумматор 14 и квадратор 19. Введение регистров 2,3 и 4, вычитателей 5 и 7, умножителей 8-11, блоков12 и 13 памяти, накапливающего сумматора 15 и блоков 16 и 17 возведения в квадрат с образованием новыхсвязей между элементами устройствапозволяет применять дискретное преобразование Фурье с постоянным шагом дискретизации для осуществления селективной фильтрации основнойгармоники, Это в свою очередь позволяет полностью ликвидировать влияние гармоник, частоты которых кратны частоте основной гармоники. Крометого, погрешность, вносимая другимивидами помех и шумов, может быть сведена до произвольно малой величиныувеличением времени анализа. 7 ил.1 12Изобретение относится к электроиэмерительной технике и может использоваться в системах релейной защиты и автоматики, использующих составляющие прямой и обратной последовательности.Цель изобретения - повышение точности и помехоустойчивости измерения симметричных составляющих путем применения дискретного преобразования Фурье с постоянным шагом дискретизации для осуществления селективной фильтрации основной гармоники, что позволяет полностью ликвидировать влияние гармоник, частоты которых кратны частоте основной гармоники, а погрешность, вносимая другими видами помех и шумом, может быть сведена до произвольной малой величины увеличением времени анализа. На фиг, 1 изображена Функциональная схема измерителя симметричных составляющих; на фиг. 2 - функциональная схема блока аналого-цифрового преобразования (параллельное преобразование); на Фиг. 3 - функциональная схема блока управления (параллельное преобразование); на Фиг,4 функциональная схема блока аналого-цифрового преобразования (последовательное преобразование); на Фиг. 5 - функциональная схема блока управления (последовательное преобразование); на фиг. 6 - временные диаграммы работы блока управления (последовательное преобразование); на фиг. 7 - функциональная схема квадратора.Цифровой измеритель симметричных составляющих содержит блок 1 аналого-цифрового преобразования, входы которого являются входами измерителя. Первый выход блока 1 соединен с входом первого регистра 2, второи выход соединен с входом второго регистра 3, третий выход соединен с входом третьего регистра 4. Выход первого регистра 2 соединен с первым входом первого вычитателя 5, выход второго регистра 3 соединен с первыми входами первого сумматора 6 и второго вычитателя 7, выход третьего регистра 4 соединен с вторыми входами первого сумматора 6 и второго вычитателя 7. Выход первого сумматора б соединен с вторым входом первого вычитателя 5, выход первого вычитателя 5 соединен с первыми входами первого55964 5 10 15 20 25 30 35 40 45 8 и второго 9 умножителя, выход второго вычитателя 7 соединен с первыми входами третьего 10 и четвертого 11 умножителя, Первый выход первого блока 12 памяти соединен с вторым входом первого умножителя 8, второй выход первого блока 12 памяти соединен с вторым входом второго умножителя 9, первый выход второго блока 13 памяти соединен с вторым входом третьего умножителя 1 О, второй выход второго блока 13 памяти соединен с вторым входом четвертого умножителя 11. Выход первого умножителя 8 соединен с первым входом первого накапливающего сумматора 14, выход второго умножителя 9 соединен с первым входом второго накапливающего сумматора 15, выход третьего умножителя 10 соединен с вторым входом второго накапливающего сумматора 15, выход четвертого умножителя 11 соединен с вторым входом первого накапливающего сумматора 14. Выходы первого 14 и второго 15 накапливающего сумматоров соединены соответственно с входами первого 16 и второго 17 блоков возведения в квадрат, выходы которых соответственно соединены с первым и вторым входом сумматора 18, выход которого соединен с входом квадратора 19, Выход квадратора является выходом измерителя. Первый выход блока 20 управления соединен с управляющим входом блока 1 аналого-цифрового преобразования, второй выход соединен с управляющими входами первого 2, второго 3 и третьего 4 регистра, третий выход блока 20 управления соединен с управляющими входами первого 12 и второго 13 блоков памяти.Все блоки, кроме блока 1 аналогоцифрового преобразования, квадратора и блока 20 управления, стандартные. Блок 1 аналого-цифрового преобразования может работать и параллельно и последовательно, Если преобразование осуществляется параллельно, то блок 1 аналого-цифрового преобразования построен по Функциональной схеме (фиг,2) и содержит первый 21, второй 22 и третий 23 аналого-цифровые преобразователи. Преобразование всех трех входных сигналов в цифровую форму осуществляется одновременно по управляющему сигналу отСледова является о с, РН но выразитьФурье сигнал оответст применить т ты Фурье си Х .(С) замен ными дискре Фурье по вы ний 3 1255блока 20 управления, который содержит генератор 24 тактовых импульсов и элемент 25 задержки (фиг.3).Если преобразование осуществляется последовательно, то функциональная схема (Фиг.4) блока 1 аналогоцифрового преобразования содержитмультиплексор 26 входа, блок 27 выборки и хранения, аналого-цифровойпреобразователь 28 и мультиплексор 1029 выхода. По управляющим сигналамот блока 20 управления последовательно в цифровую форму преобразуетсяпервый, второй и третий входной сигналы, 15В этом случае блок 20 управленияпостроен по функциональной схеме,которая показана на фиг. 5, и содержит генератор 30 прямоугольных импульсов, генератор 31 тактовых импульсов, элемент И 32, счегчик 33,КЯ-триггер 34, элемент И 35 и распределитель 36 импульсов. Генераторы 30и 31 построены по той же схеме, чтои генератор 24. Частота генератора 25прямоугольных импульсов Е частотагенератора тактовых импульсов Епричем Е-- . Генератор 31 в теЕ,6чение половины периода колебания ЗОоткрывает элемент И 32 и устанавливает КЯ-триггер 34 в состоянии "1",таким образом оба элемента И 32 и 35открыты. Счетчик 33 считает три импульса и перебрасывает в состояние"0" КЯ-триггер 34, который закрываетэлемент И 35, Таким образом, на первый выход блока 20 управления поступает за один такт работы три импульса частоты Е, . В распределителе 36импульсов (в качестве распределителя импульсов использован дешифратор)эти импульсы соответственно распределяются и потом поступают на второйвыход блока 20 управления для пооче редного. стробирования регистров 2,3и 4 964 4помощи счетчика 37 адреса, компаратора 38 кодов и группы 39 элементов Ипроисходит определение адреса памяти, по которому записано соответствующее значение квадратного корня.Принцип измерения симметричныхсоставляющих в предлагаемом измерителе следующий,Пусть Х.(с), Х (с), Х,(й) - фазные электрические величины, являю- щиеся смесью гармонического сигналас некоторой помехой, т.е. Хд(с) = 11 д зЕп(оЗс + Ед) + Я (с);Х (с): 0 ь з 1 п(дС + Ез ) + Яз (С)1 Х,(1) = 11,зпдФ + Е,) + ЯДс),(1) где Я, (С), Я (С), Я,(г.) - соответствующие помехй.Обозначают через Ю (1), У (й) функции, являющиеся электрическими величинами прямой и обратной последовательности соответственно. Любая иэ этих Функций является гармоникой с частотой о 3 и поэтому может быть записана в виде следующей суммы: 11. = ы. созц 3 с +р. вим)с, (2) где= 1,2,а ее эффективное значение 11 может1быть вычислено по Формуле ельно, основной задачейределение коэффициентовкоэффициенты сА; , я, можчерез коэффициентыов Х(С), Х (С), Х,(С),ующих частоте О . Еслиакой подход и коэффициенгналов Х,(С), Х (с),ить их оценками, полученным преобразованиеморкам дискретных эначеНа третий выход ния поступают импу Е , которые синхро мерителя.блока 20 управлеьсы с частотойнизируют работу изФункциональная схема квадратора 19 (фиг.7) содержит счетчик 37 адресов, компаратор 38 кодов, группу 39 элементов И и блок 40 памяти. В бло-ке 40 памяти по адресам, которые соответствуют входным величинам, записаны значения квадратного корня.При(К ,Х (К), 1 Х (К),где К = 1,2 Н,И = 211 гй;г - целое положительное число;1 Д - частота дискретизации, то получаем выражения, позволяющие по дискретным значениям 1 Х (Кь), (Х (К И, (Х (КТ) вычислить оценЬ кисГ р коэффициентов 0;, фТак для сигналов прямой и обратной последовательности получают(РХ () Х ,К;) 3 Й Х,(К-,) ) япЛЛ + -1)ГЗ(Хя(")- ОХ, (КТ) ) соя 1)Ь.1 . .Определяя по формулам (4) оценкис., Д по формуле (3) вычисляютоценку эффективного значения :;,при х = 1 прямая последовательность, 51 = 2 обратная последовательность.Описанный алгоритм реализуется вцифровом измерителе симметричныхсоставляющих следующим образом,Сигналы Х , Х (й.), Хпоступают на входы блока 1 аналого-цифрового преобразования и преобразуются в цидровои код Х (,1), Х (К 1)Х (Кь). По управляющим сигйалам отс ф25блока 20 управления, эти сигналы записываются в регистры 2,3 и 4,В сумматоре 6 вычисляется значение Х (К) + Х,(К 1,) и переда. етсяв вычйтатель 5, где определяетсязначение 2 Х(К 1.) - Х (К 1.) - Х,(К 1.). ЗВ вычитателе 7 вычисляется значениеХ (К) - Х,(К). Умножители 8 и 9умножают значения 2 Х(К 1,).- Х (К 1.)-яп (ЫК 1), эти значения записаны в блок 13 памяти. В накапливающемД 1 сумматоре 14 определяется опенкав накапливающем сумматоре 1.5 - оценка д . Блоки 16 и 17 возведения в квадрат осуществляют возведение влквадрат оценок Ы.; и 1 . В сумматорел л5 з 18 значение .и 8 суммируются. Квад-1ратор 19 вычисляет квадратный корень из этой суммы,На выходе измерителя, таким образом, после М тактов работы имеетсям эффективное значение симметричнои составляющей прямой или обратной последовательности.Ф о р м у л а изобретенияЦифровой измеритель симметричных составляющих, содержащий блок аналого-цифрового преобразования, первый накапливающий сумматор, квадратор и блок управления, о т л и ч а ю щ и йс. я тем, что с целью повьщения точности и помехоустойчивости, в него введены два блока памяти, три регистра, два вычитателя, два сумматора, четыре умножителя, второй накапливающий сумматор, первый и второй блоки возведения в квадрат, причем выходы блока аналого-циФрового преобразования соединены соответственно с первыми входами регистров, выход первого регистра. соединен с первым входом первого вычитателя, выход втброго регистра соединен с первыми входами первого сумматора и второго вычитателя, вторые входы которых соединены с выходом третьего регистра, выход первого сумматора соединен с вторым входом первого вь 1 читателя, выходы первого и второго вычитателей соединены соответственно с первыми входами первого, второго и третьего и четвертого умножителей, вторые входы первого и второго и третьего и четвертого умножителей соединены соответствгнно с первым и вторым входами первого и второго блоков памяти, выходы первого и четвертого и второго и третьего умножителей соединены соответственно с первым и вторым входами первого и второго накаплиьающих сумматоров, выходы первого и второго накапливающих сумматоров соединены с входами соответственно первого и второго блоков возведения в квадрат, выхоць которых соответственно соединены с первым и вторым входами второго сумматора, выход которого соединен с квадратором первый выход блока управления соединен с управляющим входом блока аналого-цифрового преобразования, второй выход соединен с управляющими входами первого, второго и третьего регистров, третий выход соединен с управляющими входами первого и второго блоков памяти,12559 б 4 ор Н.Дан е дписное СССР НИИПИ смите дела 4/5 ая 4 ВВВВЭР рияти Произнодстзенн Состааитель Н.Иихал хре,ц И,Хо,цкапМе ва еевич ааеае Ма аиаав Тираж 728 дарственного и иэобре гений в Жическое пр Корректор А.Об