Устройство для межмашинного обмена — SU 1298756 (original) (raw)
; ц ГМЧИ;,;1 Щ оперативнои первый 7, в менты И, пе тий 12 элем триггер 14 В.В.Шул коммутаторы сигналов 16 позволяет о мациеи в реж ду двумя ЦВМ вия обмена и благодаря ор доступа к блобщей для ЦВМ аппаратнои чения счетчи горитмов обм ства с ЦВМ 1 ия и в али ЦВ бмена. олит и магис цикла ва позность ногом рабо а инфригге систем ающих в ном масшта е време ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ИСАНИЕ ИЗ ДатоРСисьаг СЦИДЕтеЛьСТ(54) УСТРОЙСТВО ДЛЯ МЕИЯШИННОГООБМЕНА(57) Устройство относится к вычислительной технике и может быть исполь -зовано для организации межмашинногообмена в вычислительных системах реального масштаба времени. Целью изобретения является повышение быстродействия устройства. Устройство содержит распределитель 1 импульсов, регистр 2 прием ормации, триггер 3готовности, т р 4 запроса, блок 5 ЯО 1298756. А 1 амяти, счетчик 6 адресарой 8 и третий 9 элеый 10, второй 11 и треты НЕ, элемент ИЛИ 13,тверждения готовностинных 15, управляющихадреса 17. Устройствонизовать обмен информах записи и чтения межПовышение быстродейстформацией достигается анизации режима прямого ку 5 оперативной памяти,1 и ЦВМ 11, организации дификации текущего энаа адреса, упрощения ална информацией устройза счет аппаратного форыдачи сигналов захвата М 11 и сигнала окончанияИспользование устройстовысить производительашинных вычислительных98756 2 51015 Устройство содержит распределитель 1 импульсов, регистр 2 приема информации, триггер 3 готовности, триггер 4 запроса, блок 5 оперативной памяти (БОП), счетчик 6 адреса, первый 7, второй 8, третий 9 элементы И, первый 10, второй 11, третий 12 элементы НЕ, элемент ИЛИ 13, триггер 14 подтверждения готовности, коммутаторы данных 15, управляющих сигналов 16 и адреса 17, причем выход 18 окончания цикла обращения блока 5 оперативной памяти соединен с единичным входом триггера 3 готовности, нулевым входом триггера 4 запроса, тактовым входом регистра 2 приема информации, с счетным входом счетчика 6 адреса и входом 19 начальной установки распределителя 1 импульсов, тактовый вход устройства соединен с тактовым входом 20 распределителя 1 импульсов, вход 21 требования обмена устройства соединен с единичным входом триггера 4 запроса и нулевым входом триггера Э готовности, выход которого является выходом 22 окончания цикла обмена устройства, входы пуска 23 и захвата магистрали 24 соединены с первым 10 и вторым 11 элементами НЕ, вход 25 разрешения захвата магистрали устройства соединен с единичным входом триггера 14 подтверждения готовности, вход 26 признака записи устройства соединен с первым входом первого элемента И 7, с первым управляющим входом коммутатора 15 данных и с входом третьего элемента НЕ 12, выход второго элемента И 8 соединен с входом 27 разрешения распределителя 1 импульсов, выход элемента ИЛИ 13 соединен с вторым входом второго элемента И 8 и является выходом подтверждения запроса устройства 28, первый 29, второй 30, третий 31 и 1 12Изобретение относится к вычислительной технике и может быть исполь - зовано для организации межмашинного обмена в вычислительных системах реального времени.Цель изобретения - повышение быстродействия устройства.На фиг.1 представлена структурная схема устройства для межмашинного обмена; на фиг,2-4 - временные дйаграммы работы устройства соответственно в режимах захвата магистрали записи и чтения. четвертый 32 выходы распределителяимпульсов 1 соединены соответственно с первым информационным входом иуправляющим входом коммутатора 16 управляющих сигналов, с управляющимвходом коммутатора 15 данных и с управляющим входом коммутатора 17 адреса, пятый выход 33 распределителя 1импульсов соединен с вторым входомпервого элемента И 7 и первым входомтретьего элемента И 9, вход признакаадреса 34 устройства соединен с входом записи счетчика 6 адреса, первый35, второй 36, третий 37 выходы коммутатора 16 управляющих сигналов являются выходами соответственно обращения, чтения и записи устройстваи соединены с соответствующими входами блока 5 оперативной памяти, выходы коммутатора 17 адреса черездвухстороннюю магистраль соединеныс входами-выходами коммутатора данных, являются адресно-информационными входами-выходами 38 блока 5 оперативной памяти, выходы регистра 2приема информации являются информационными выходами 39 устройства, информационные входы 40 устройства соединеныо с информационными входами счет чика 6 адреса и коммутатора 15 данных, Кроме того, на фиг.1 показаныпервая цифровая вычислительная машина(ЦВМ 1) 41 и вторая цифровая вычислительная машина (ЦВМ 11) 42, выхо ды 28, 22, 39 и входы 23, 24, 21,26, 34, 40 устройства соединены с соответствующими входами и выходамиЦВМ 1 41, а выходы 23, 24, 28, Э 5-37,входы 20, 18 и входы-выходы 38 уст ройства соединены с соответствующимивходами, выходами и входами-выходамиЦВМ 11 42. ЦВМ 1 41 и ЦВМ 11 42 в состав уст 45 ройства не входят, а служат лишь для .пояснения его работы. Устройство работает следующим образом.Инициатором обмена информацией является ЦВМ 1 41. Для осуществления обмена информацией между ЦВМ 1 41 и БОП 5 предлагаемое устройство использует режим захвата магистрали ЦВМ 11 42, т.е, выполняется приостанов ЦВМ П 42 на время обмена информацией между ЦВМ 1 41 и БОИ 5. Захват магистрали ЦВМ 11 42 может осуществляться по сигналам "Захват ма7 г 4 3 1,ч Нгистрали" (ЗМ) 24 или "Сброс" (Пуск"23 поступающих от ЦВМ 1 41,Временная диаграмма захвата магистрали ЦВМ Т 1 42 по сигналу ЗМ 24приведена на фиг.2. ЦВМ Т 41 выставляет сигнал "захват магистрали" 24.Он поступает на одноименный входЦВМ 11 42 и через первый элемент НЕ 10на нулевой вход триггера 14 подтверждения готовности, разрешая тем самым установку его в "1" по единичному входу.Сигнал "Разрешение захвата ма гистрали" (РЗМИ) 25 поступает наединичный вход триггера 14 подтвер - 15ждения готовности и устанавливаетего в "1". С выхода этого триггерасигнал приходит на второй вход элемента ИЛИ 13, на выходе которого формируется сигнал "Подтверждение захвата" (ПЗ) 28. Сигнал ПЗ 28 поступает на первый вход второго элементаИ 8 и на соответствующие входы ЦВМ 141 и ЦВМ 11 42. Тем самым обеспечивается захват магистрали в соответствии с временной диаграммой организации режима прямого доступа к памяти (фиг.2), Захват магистрали ЦВМ П42 по сигналу "Сброс" 23 устройствоорганизует следующим образом, Сигнал 30"Сброс" 23 через второй элемент НЕ 11поступает на первый вход элементаИЛИ 13, на выходе которого формируется сигнал ПЗ 28.Устройство при организации обмена 35информацией между ЦВМ 1 41 и БОП 5работает в двух режимах: режиме записи информации в БОП 5 со стороныЦВМ 1 41 (временная диаграмма приведена на фиг.3):и режиме чтения информации из БОП 5 со стороны ЦВМ 141 (временная диаграмма приведена нафиг.4),Режим записи информации, 45 ЦВМ 1 41, получив сигнал ПЗ 28, устанавливает на информационные входы 40 устройства адрес первого слова в массиве памяти БОП 5, вырабатывает сигнал "Признак адреса" (ПрА) 34, ко торый поступает на вход записи счетчика 6 адреса и вызывает запоминание адреса в счетчике 6 адреса. ЦВМ 1 4 1 снимает сигнал ПрА 34,устанавливает на информационные входы 40 устройства 55 первое информационное слово, вырабатывает сигнал признака записи (Прз) 26, который поступает на первый вход первого элемента И 7, а через третий элемент НЕ 12 на второй вход третьего элемента 11 9, и на первый управляющий вход коммутатора 15 данных,тем самым настраивает его на передачу информации из информационныхвходов 40 устройства на входы-выходы 38 устройства. Затем ЦВМ 1 41 вырабатывает сигнал "Выполнить" 21, который поступает на единичный входтриггера 4 запроса и нулевой входтриггера 3 готовности, тем самым устанавливает в "1" первый и сбрасываетвторой триггер. На выходе триггеразапроса 4 появляется сигнал (ВП-ИП).,который поступает на первый входвторого элемента И 8 и с его выходана информационный вход 27 распределителя 1 импульсов. Тактовая частота(д) от ЦВМ 11 42 поступает на тактовый вход 20 распределителя 1 импульсов.Распределитель импульсов 1 работает следующим образом,По первому тактовому импульсу навтором 30 и четвертом 32 (сигналВК 1) выходах распределителя 1 импульсов появляются разрешающие. потенциалы, которые включают коммутаторы управляющих сигналов 16 и адреса17, Тем самым адрес из выхода счетчика 6 адреса через коммутатор 17 адреса и входы-выходы 38 устройствапоступает на входы-выходы БОП 5. Повторому тактовому импульсу на первомвыходе 29 распределителя 1 импульсовустанавливается разрешающий потенциал, который через первый информационный вход коммутатора 16 управляющихсигналов поступает на выход 35 устройства и соответствующий вход БОП 5,тем самым формируется сигнал "Обращение" (ОБМ).По третьему тактовому импульсу начетвертом выходе 32 распределителя1 импульсов разрешающий потенциалснимается и коммутатор 17 адреса выключается. По четвертому тактовомуимпульсу на третьем (сигнал ВК 2) выходе 31 распределителя 1 импульсовпоявляется разрешаюшнй потенциал, который поступает на второй управляющий вход коммутатора 15 данных ивключает его, тем самым первое информационное слово из информационныхвходов 40 устройства через коммутатор15 данных и входы-выходы 38 устройства поступает на входы-выходы БОП 5.Затем, по пятому тактовому импульсу на пятом выходе 33 распреде 5 12987лителя 1 импульсов появляется разрешающий потенциал, который поступаетна второй вход первого элемента И 7и первый вход третьего элемента И 9.На выходе первого элемента И 7 появ 5ляется единичный потенциал, которыйчерез третий информационный вход коммутатора 16 управляющих сигналов, выход 37 устройства поступает на входзаписи БОП 5, тем самым вырабатывается сигнал записи (ДЗП). БОП 5 обокончании цикла записи информациисообщает сигналом ОТВ 18, который поступает на единичный вход триггера 3готовности, нулевой вход триггера 4 15запроса, тактовый вход регистра приема информации 2, счетный вход счетчика 6 адреса на вход 19 начальнойустановки распределителя 1 импульсов,По сигналу ОТВ 18 выходы 29-33 распределителя 1 импульсов устанавлива-,ются в исходное состояние, сбрасываетсятриггер 4 запроса, модифицируетсясчетчик 6 адреса и устанавливаетсятриггер 3 готовности (ГТ), выход 22 25которого является. выходом сигналаготовности устройства к следующемуциклу обмена информацией в БОП 5,Режим чтения информации,Этот режим реализуется следующим 30образом. Запись адреса в счетчик адреса осуществляется аналогично режимузаписи информации, ЦВМ Е 41 не выстав-ляет сигнала ПрЗ 26, тем самым коммутатор 15 данных перестраивается напередачу информации из входов-выходов 38 устройства на входы регистра2 приема информации. Циклограмма работы по первым четырем тактам тактовой частоты распределителя 1 импульсов аналогична режиму записи информации. По пятому тактовому импульсуединичный потенциал с выхода третьего элемента И 9 поступает на второйинформационный вход коммутатора 16управляющих сигналов, выход 36 устройства и на вход сигнала чтения БОП5, Тем самым вырабатывается сигналчтения (ДЧТ), БОП 5 об окончании цикла чтения информации сообщает устройству сигналом ОТВ 18, По сигналуОТВ 18 устройство записывает в регистр 2 приема принятую из БОП 5 через входы-выходы 38 и коммутатор 15данных информацию и устанавливает еечерез информационные выходы 39 устройства на соответствующие входыЦВМ Е 4 1, По сигналу готовности 22ЦВМ Е 41 считывает информацию,566В режимах записи (чтения) информации в (из) БОП 5 объем массива кон-. тролирует ЦВМ Е 41,Формула изобретенияУстройство для межмапгунного обмена, содержащее распределитель импульсов, регистр приема информации, триггер готовности, триггер запроса и блок оперативной памяти, причем выход окончания цикла обращения блока оперативной памяти соединен с единичным входом триггера готовности, с нулевым входом триггера запроса и с тактовым входом регистра приема информации, тактовый вход устройства соединен с тактовым входом распределителя импульсов, единичный вход триггера запроса объединен с нулевым входом триггера, готовности и является входом устройства для подключения к выходу требования обмена первой вычислительной машины, выход триггера готовности является выходом устройства для подключения к входу окончания цикла обмена первой вычислительной машины,. о т л и ч а ю щ е ес я тем, что, с целью повьппения быстродействия, в устройство введены счетчик адреса, три элемента И, три элемента НЕ, элемент ИЛИ, триггер подтверждения готовности, коммутатор данных, коммутатор управляющих сигналови коммутатор адреса, причем входы первого и второго элементов НЕ являются входами устройства для под-, ключения к выходам пуска и захвата магистрали первой вычислительной машины и к соответствующим входам второй вычислительной машины, выходы первого и второго элементов НЕ соединены соответственно с первым входом элемента И 5 Ы и нулевым входом триггера подтверждения готовности, прямой выход которого соединен с вторым входом элемента ИЛИ единичсУ ный вход триггера подтверждения готовности является входом устройства для подключения к выходу разрешения захвата магистрали второй вычислительной машины, первый вход первого элемента И является входом устройства для подключения к выходу признака записи первой вычислительной машины и объединен с первым управляющим входом коммутатора данных и с входом третьего элемента НЕ, прямой выход12987 триггера запроса соединен с первым входом второго элемента И, выход которого соединен с входом разрешения распределителя импульсов, выход элемента ИЛИ соединен с вторым входом второго элемента И и является выходом устройства для подключения к входу подтверждения запроса первой и второй вычислительной машины, первый, второй, третий, четвертый и пятый выхо ды распределителя импульсов соединены соответственно с первым информационным входом коммутатора управляющих сигналов, с управляющим входом коммутатора управляющих сигналов, 15 управляющим входом коммутатора данных, с управляющим входом коммутатора адреса, с вторым входом первого элемента И и первым входом третьего элемента И, выход третьего элемента 20 НЕ соединен с вторым входом третьего элемента И, выходы первого и третьего элементов И соединены соответственно с вторым и третьим информационными входами коммутатора управляющих 25 сигналов, первый, второй и третий выходы которого соединены соответО ственно с входами признаков обращения, чтения и записи блока оперативной памяти и являются выходами уст . ройства для подключения к входам об 56 8ращения, чтения и записи соответственно второй вычислительной машинь,выход окончания цикла обмена блокаоперативной памяти соединен со счетным входом счетчика адреса и входомначальной установки распределителяимпульсов, вход признака адреса устройства соединен с входом записисчетчика адреса, группа выходов которого соединена с группой информационных входов коммутатора адреса,информационные входы счетчика адресаи информационные входы коммутатораданных являются входами устройства дляподключения информационных выходовпервой вычислительной машины, выходыкоммутатора данных соединены с информационными входами регистра приемаинформации, выходы которого являются-выходами устройства для подключенияк информационным входам первой вычислительной машины; выходы коммутатора адреса через двухстороннюю магистраль соединены с входами-выходами коммутатора данных, являются входами-выходами устройства для подключения к шине данных второй вычислительной машины и соединены садресно в информационны входами- выходами блока оперативнойпамяти,1298156 орректор А РедакторЗаказ 890 Тираж 673 Подписи ВНИИПИ Государственного комитета .по делам изобретений и открыт113035, Москва, Ж, Раушская наб. 4/ водственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 Я 30 4;4 оставитель И. Сафроноваехред М.Ходанич