Устройство для редактирования и контроля управляющих программ для станков с числовым программным управлением на экране электронно-лучевой трубки (original) (raw)
. С 09 СсвидетельсС 06 Р 3/ Бершакав, Харин ьство СССР/06, 1985, тво СССР 153, 1982. з.п. ф-лы, 3 ил,ягания. ГОСУДАРСТВЕННЫЙ НОМИТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ РЕДАКТИРОВАНИЯИ КОНТРОЛЯ УПРАВЛЯЬ)ЩИХ ПРОГРАММ ДЛЯСТАНКОВ С ЧИСЛОВЬМ ПРОГРАММНЬК УПРАВЛЕНИЕМ НА ЭКРАНЕ ЭЛЕКТРОННО-ЛУЧЕВОЙТРУБКИ(57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве терминала ЭВМ для редактирования и контроля управляющих программ для станков. с числовым программным управлением. Цель изобретения - упрощение иповышение быстродействия устройства -достигается введением блока 9 буферной памяти графических элементов,блока 12 видеопамяти, второго блока11 сопряжения и соответствующих функциональных связей. Блок 12 видеопамяти позволяет блоку управления вести работы с ега памятью как с внутренней памятью блока 1, что сокращает аппаратурные затраты, а также время выполнения операций обмена и модификации информации за счет с.окращения числа необходимых для обменакоманд процессора блока 1. Устройствопозволяет ЭВМ 3 передавать инфармацию макрокоманд, что существенноразгружает ЭВМ, считывать отредактированный файл в ЭВМ, получать копииизображения для документирования приподключении устройства графическойпечати. Доступ к блоку 12 осуществляется в любой момент времени, чтапозволяет более продуктивна осуществлять редактирование графической исимвольной информации, а также реализовать возможность выделения зонИзобретение относится к вычислительной технике и автоматике и можетбыть использовано в качестве терминала ЭВМ для контроля и редактирова 5, ния управляющих программ для станков с числовым программным управлением,Цель изобретения ; упрощение и повышение быстродействия устройства. 10На фиг. 1 приведена структурнаясхема предлагаемого устройства; нафиг. 2 - структурная схема блока видеопамяти; на фиг. 3 - временные диаграммы, поясняющие работу блока 15видеопамяти.Устройство содержит блок 1 управления, первый блок 2 сопряжения, подключенный к ЗВМ 3, блок 4 буфернойпамяти символов, клавиатуру 5, блок б 20модуляции, выход которого соединен смодулятором ЭЛТ 7, блок 8 разверток,блок 9 буферной памяти графическихэлементов, блок 10 памяти программ,второй блок 11 сопряжения (интерфейс 25клавиатуры) и блок 12 видеопамяти.Блок 12 видеопамяти образует мультиплексор 13 адреса, оперативная память 14; синхрогенератор 15, регистр16 адреса, формирователь 17 управляющих импульсов, сдвигающий регистр 18,шинный формирователь 19, регистры 2023, элемент И 24, элемент И-НЕ 25 иэлемент И 26.Устройство работает следующим об 35разом.Организацию работы блоков устройства осуществляет блок 1 управления,выполненный на основе микропроцессора. Блок 1:управления выполняет следующие функций: организацию обменаинформаций с внешней ЭВМ 3 черезблок 2 сопряжения и с клавиатурой 5через интерфейс 11 клавиатуры; управление блоком 12 видеопамяти. 45Информация из ЭВМ 3 поступает через блок 2 сопряжения в блок 1 управления, где анализируется тип информации (символьная или графическая), и помещается соответственно вблок 4 или 9 буферной памяти. Инфор 50мация из блока 4 буферной памяти помере ее поступления в блок преобразуется блоком 1 управления по програм"мам блока 10 памяти программ и передается для отображения в блок 1255видеопамяти, что приводит к ее индикации на ЭЛТ 7". Информация из блока 9 буферной памяти в зависимости от режима работы устройства (режим непосредственной отработки и режим отработки по концу графического файла) поступает сразу через блок 1 управления в блок 12 видеопамяти или хранится в блоке 9 буферной памяти до поступления в блок 1 управления соответствующей команды.Команды поступают в блок 1 управления или иэ ЭВИ 3 через блок 2 сопряжения, или из клавиатуры 5 через интерфейс 11. клавиатуры. После того, как информация принята и отображена на ЭЛТ 7, при необходимости возможно редактирование ее путем изменения содержимого блоков 4 и 9 буферной памяти как с клавиатуры 5 оператором, так и с.ЭВМ 3. Отредактированные файлы информации могут передаваться обратно в ЭВМ 3 для их заполнения.Информация символьного файла при обмене информацией между блоком 1 управления и ЭВМ 3 поступает в кодах КОИ, а графического файла - в макрокодах (линия, дуга, окружность, графический символ, прямоугольник), что позволяет эффективно использовать емкость блоков 4 и 9 буфернойпамяти и разгрузить ЭВИ 3. По специальным командам (чтение - запись)из блока 12 видеопамяти через блок 1управления и блок 2 сопряжения информация (изображение) может передаваться в ЭВМ 3 для ее обработки (документирования) или наоборот.Блок 12 видеопамяти работает следующим образом. Из блока 1 управления в Формирователь 17 поступают канальные сигналы: сигнал синхронизации активного устройства К СИА Н, сигналы ввода-вывода КвводН, КвыводН, сигнал вывода байта КбайтН. Если адрес обращения из блока 1 управления к памяти 14 совпадает с его адресом, то в формирователе 17 из канальных сигналов КвводН, КвыводН формируются внутренние сигналы чтения ЧТ, записи ЗС, а иэ канальных сигналов КвыводН и КбайтН - внутренние сигналы ИЕ 1, Ю 2. И так, при режиме записи в память 14 с третьего выхода формирователя 17 на управляющий вход шинного формирователя 19 поступает сигнал ЧТ, равный логической единице (активный урсвень), разрешающий прохождение канальных данных КДАОО-КДА 15 через шинный формирователь 19 на второй вход регистра 16Полный временной цикл обращения памяти 14 выполняется в несколько фаз, например в три. В первых двух фазах всегда происходит операция 5 О чтения данных из памяти 14 в третий и четвертый регистры 22 и 23. Втретьей фазе возможна лишь запись данных в ячейку памяти 14 из блока управления через шинный формирова 55 тель 19 или чтение данных из памяти 14 в первый и второй регистры 20 и 21 и далее через шинный формирователь 19 в кацапы блока 1 управления адреса, на первый вход которого поступает с первого выхода формирователя 17 внутренний сигнал СИА В, получающийся иэ канального сигналао КСИАН. По сигналу СИАВ осуществляется запись, по которому иэ блока 1 управления передаются данные для записи в память 14. С выхода регистра 16 адреса четырнадцатиразрядный 10 адрес А 1-А 14, по которому из блока 1 управления передаются данные для записи в память 14, поступает на вход мультиплексора 13 адреса, на другой вход которого поступает четырнадца тиразрядный индикаторный адрес АИ 1- АИ 14 с первого выхода синхрогенератора 15. Синхрогенератор 15, кроме четырнадцатиразрядного индикаторного адреса АИ 1-АИ 14, формирует строчный 2 О синхроимпульс ССИ и кадровый синхроимпульс КСИ, поступающие на вход блока 8 разверток, сигналы выборкистрок КАЯ и столбцов САЯ, поступающие с третьего выхода синхрогенера тора 15 на третий вход памяти 14, сигнал ст обирования буфера СФБ, поступающий с шестого выхода синхрогенератора 15 на вторые входы первого и второго регистров 20 и 21, сиг- ЗО калы стробирования видеобуфера СВБФ и выбора кристалла ВК, поступающие с седьмого выхода синхрогенератора 15 на вторые входы третьего и четвертого регистров 22 и 23, и сигналы опорной частоты Р и записи параллельного кода ЗПК, поступающие с четвертого выхода синхрогенератора 15 на первый вход выходного сдвигающего регистра 18. С второго выхода синхро О генератора 15 на вход мультиплексора 13 адреса поступают управляющие сигналы, определяющие, какие из входных сигналов мультиплексора 13 адреса поступят на его выход. 45 при условии наличия сигналов чтения ЧТ и записи ЗС.При такой организации таймирования автоматически выполняется необходимая генерация накопленной информации во всем объеме динамической памяти.По адресу, определяемому синхрогенератором 15, поступающему через мультиплексор 13 адреса на первый вход памяти 14 при наличии сигнала логической единицы на втором входе памяти 14, поступающего с второго выхода формирователя 17 (сигналы записй ЙЕ 1,Ю 2), осуществляется чтение данных из памяти 14.По сигналам стробирования видео- буфера СВБФ происходит запись четырнадцатирязрядного слова в третий и четвертый регистры 22 и 23. Сразу после сигнала СВБФ по сигналу записи параллельного кода ЗПК происходит запись младшего байта (содержимого третьего регистра 22) в выходной сдвигающий регистр 18. Выбор третьего регистра 22 определяется сигналом выбора кристалла ВК, равным логической единице, при этом выходы четвертого регистра 23 находятся в третьем высокоимпедансном состоянии. Иэ выходного сдвигающего регистра 18 его содержимое считывается синхронно с разверткой ЭЛТ 7 с целью получения устойчивого изображения на экране.Перед записью в третий и четвертый регистры 22 и 23 информации о следующих .четырнадцати точках изображения сигналом записи параллельного кода ЗПК осуществляется запись старшего байта(содержимого четвертого регистра 23) в выходной сдвигающий регистр 18, при этом сигнал выбора кристалла ВК равен логическому нулю, что приводит к установке выходов третьего регистра 22 в третье высокоимпедансное состояние. Затем по сигналу стробирования видеобуфера СВБФ в третий и четвертый регистры 22 и 23 записывается информация о новых четырнадцати точках иэображения из памяти 14 во второй фазе полного временного цикла обращения к памяти 14, При этом из сдвигающего регистра 18 синхронно с разверткой ЭЛТ 7 считываются данные. По сигналам записи параллельного кода ЗПК и выбора кристалла ВК в сдвигающий регистр 18 записывается младший байт, 1451676считанной информации из памяти 14;который в данный момент времени записан в третьем регистре 22, приэтом четвертый регистр 23 находитсяв третьем высокоимпедансном состоянии. В следующий момент временисогласно фиг. 3 по сигналам записипараллельного кода ЗПК и выбора кристалла ВК, который переходит из логической единицы в логический нуль,лроисходит запись старшего байта информации (содержимого четвертого регистра 23)в сдвигающий регистр 18,из которого синхронного с разверткойЭЛТ 7 считывается старший байт информации, записанной в памяти 14. Вдальнейшем циклы работы памяти 14повторяются и на экране ЭЛТ 7 отображаются следующие 28 точек, которыесчитываются из памяти 14 по адресам,определяемым синхрогенератором 15,Старшие биты каждых младшего истаршего байтов памяти 14, которыезаписываются в третий и четвертыйрегистры 22 и 23 несут информацию омигании соответствующих семи точкахизображения,Если данный бит равен сигналу логической единицы, то на выходе второго элемента И 24 присутствует сигналлогического нуля, определяемый сигналами СГИН (строчный гасящий импульс) и КГИН (кадровый гасящий импульс), поступающими с восьмого идевятого выходов синхрогенератора 15,и сигналом Рч, который определяетчастоту мигания выделенной зоны иснимается с десятого выхдда синхрогенератора 15. Данный сигнал логического нуля запоминается в сдвигающемрегистре 18 и осуществляет подсвет игашение соответствующих семи точек1изображения и гашение ЭЛТ 7 во времяобратных ходов по строке и кадру припомощи элемента И 24. Если данныйбит равен сигналу логического нуля,то на выходе элемента И 24 присутствует сигнал логического нуля, определяемый только сигналами СГИН иКГИН.Данный сигнал логического нулязапоминается в сдвигающем регистре18 и гасит,ЭЛТ 7 во время обратныхходов по строке и кадру.Таким образом, на ЭЛТ 7 непрерывно отображается графическая информация и отсутствует промежуток в изображении, возникающий во время обмена5 10 15 20 25 30 35 40 4550 55 информацией между блоком 1 управления и памятью 14.В третьей фазе полного временногоцикла обращения памяти 14 возможенобмен информацией между блоком 1 управления и памятью 14 при наличиисигналов запись ЗС и чтения ЧТ.Рассмотрим работу блока 12 видеопамяти в режиме записи информации впамять 14 из блока 1 управления.По адресу ячейки памяти 14, который через мультиплексор 13 адреса свыхода регистра 16 адреса поступаетна первый (адресный) вход памяти 14,с выхода шинного формирователя 19данные из блока 1 управления поступают на информационный вход памяти 14.В зависимости от уровня канального сигнала КбайтН на втором выходеформирователя 17 формируются сигналызаписи ИЕ 1, МЕ 2, определяющие режимзаписи: а) всеГо шестнадцатиразрядного слова; б) младшего или старшегобайта. По сигналам БАБ, САБ с третьего выхода синхрогенератора 15 вячейке памяти 14 осуществляется запись информации из блока 1 управления.При считывании информации из памяти 14 в блок 1 управления по адресу, записанному в регистре 16 адреса,из памяти 14 считывается содержимоеего ячейки памяти. По сигналу стробирования видеобуфера СБФ (фиг. 3) происходит запись содержимого ячейкипамяти 14 в первый и второй регистры 20 и 21,из которых через шинныйформирователь 19 по сигналу чтенияЧТ, равному логическому нулю, стретьего выхода формирователя 17 содержимое данной ячейки памяти 14 поступает в канал блока 1 управления.Наличие сигналов БАБ и САБ в третьейфазе полного временного цикла обращения памяти 14 определяется сигналом с четвертого выхода формирователя 17, зависящим от наличия сигналовчтения ЧТ и записи ЗС. С выхода формирователя 17 в канал блока 1 управления в ответ на сигнал КСИАН вырабатывается сигнал синхронизациипассивного устройства КСИПН,Блок 12 видеопамяти позволяетблоку 1 управления вести работу спамятью 14 как с внутренней памятьюблока 1 управления, что сокращаетаппаратурные затраты, а также времявыполнения операций обмена и модифи 1451676кации информации за счет сокращения числа необходимых для обмена команд процессора блока 1 управления.Сокращение адресного поля процессора блока 1 управления несущественно в связи с наличием возможности расширения адресного поля современных микропроцессоров до 1 - 4 мбайт.Обеспечение возможности памяти 14 включать на одну фазу работы с процессором блока 1 управления несколько фаз (например, двух) вывода информации на экран ЭЛТ 7 позволяет увеличить скорость вывода данных из памяти 14 на индикацию без увеличения временного цикла памяти 14.Увеличение скорости вывода данных из памяти 14 на индикацию позволяет получить большую матрицу изображения (например, 560400 элементов) без существенного снижения быстродействия блока 1 управления.Устройство позволяет ЭВМ 3 передавать информацию макрокомандами, что существенно разгружает ЭВМ 3.Устройство позволяет считывать отредактированный файл в ЭВМ 3, а также при подключении устройства графической печати получать копии изображения для документирования.Доступ к блоку 12 видеопамяти существляется в любой момент времени, что позволяет более продуктивно осуществлять редактирование графической и символьной информации, а также реализовать возможность выделения зон мигания.Формула изобретения1. Устройство для редактирования и контроля управляющих программ для станков с числовым программным управлением на экране электронно-лучевой трубки (ЭЛТ), содержащее блок управления, первый вход-выход которого соединен с первым выходом-вхо ом первого блока сопряжения, второй вход-выход которого является входом- выходом устройства, входы-выходы первой группы блока управления соединены с вьгходами-входами блока буферной памяти символов, клавиатуру, блок модуляции, выход которого соединен с модулятором ЭЛТ, отклоняющая система которой подключена к выходу1..5 10 15 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок видеопамяти содержит шинный формирователь, выходы которого соединены с информационными входами регистра адреса и оперативной памяти, адресные входы которой соединены с выходами мультиплексора адреса, информационные входы первой группы и управляющий вход которого соединены соответственно с выходами группы и первым выходом синхрогенератора, а информационные входы второй группы - с выходами регистра адреса, управляющий вход которого подключен к первому выходу формирователя управляющих импульсов, выходы формирователя управляющих импульсов, выходы-входы которого являются выходами-входами блока, второй выход формирователя управляющих импульсов подключен к синхровходу оперативной памяти, управляющий вход которой соединен с вторым выходом синхрогенератора, третий выход которого подключен к входу управления сдвигом сдвигающего регистра, первый и последний выходы которого соединены с входами первого элемента И, выход которого является первым выходом блока, первые входы-выходы шинного формирователя подключены к выходам- входам блока, а вторые входы-выходы - к выходам-входам первого и второго регистров данных, информационные вхо" ды которых и третьего и четвертого регистров данных подключены к выходам оперативной памяти, управляющие входы первого и второго регистров данных соединены с четвертым выходом синхрогенератора, пятый выход которого соединен с управляющими входами 20 25 30 35 40 45 50 55 повышения быстродействия устройства, оно содерыт блок буферной памяти графических элементов, выход-вход которого. соединен с входами-выходами первой группы блока управления, бгс памяти программ и блок видеопамя , выходы-входы которых соединены входами-выходами второй группы блока управления, второй блок сопряжения, выходы-входы которого соединены соответственно с входом-выходом клавиатуры и вторым входом-выходом блока управления, первый и второй выходыгблока видеопамяти подключены соответственно к входам блока модуляции и блока разверток.1451676 Составитель И. ЗагинайкоТехред А.КравчукКорректор НеКоРоль актор А. Ог Заказ 7080ВНИИПИ Госу 6 Тираж 667 Подписноерственного комитета по изобретениям и откры;иям,при ГКНТ СССР1130:35, Иосква, И, Раушская наб., д, 4/5 город, ул. Проектная,иэводстненно-полиграфическое предприятие,третьего и четвертого регистров данныхвыходы групп которых подключенык информационным входам сдвигающегорегистра, управляющий вход которогосоединен с выходом второго элемента И, шестой выход синхрогенератораявляется вторым выходом блока, седьмой и восьмой выходы синхрогенератора подключены к первому и второмувходам второго элемента И, третий вход которого подключен к выходуэлемента И-НЕ, первый вход которогосоединен с девятым выходом синхрогенератора, а второй вход - с выходами третьего и четвертого регистровданных, управляющий вход шинногоформирователя соединен с третьим выходом формирователя управляющих импульсовчетвертый выход которогосоединен с входом синхрогенератора.