Устройство для вычисления функций синуса и косинуса — SU 1494002 (original) (raw)
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК О 149400 51 4 С 06 Г 7 54 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ А расшистройс 95/24-24,8789. Бюл, Яф 2градский элекУт им В И Улурдиков и В,Л25(088,8)ское свидетелкл, СОЬГ 7 ментов во для ычис ротехничесянова (Ленина)Чепайкин косинуса содертретий сумматогистры, первыйпервый и второсравнения, элеумножитель-сумквадранта, блоиницы и групе в устройстций синуса и к ство СССР548, 985. ыделениятаршей1 Введе матор, блок в ения СТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКИНУСА И КОСИНУСАзобретение относится к вычисной технике, может быть исполь(54)Ций(57)лите элемент для выч едни ения фун второго и треого и второго осинус сумматоров, пер телей, блока вьблока выделе пы элементов с вязями.обеспечи ставленной цели тье ения старшеи иг стве функционал вычислительных зовано в к расширител ния квадр соответст единиц и груп щими с ние по мплек- являах с высоким быстродеиствием стиже - 2 табл ет до ения тся ус шенстнованием изобр В 1322272, Цель изо 3 теавт.св,первый сумматор 6, умножитель-сумматор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8.Совокупность перечисленных блоков обрете ычис относит ехнике и может быть исполькачестве функционального ельноиовано представляет собои вычислительныиблок 9, Кроме того, устройство содержит первый сдвигатель 10, нторой сумматор 11, группу элементов И 12,второй сдвигатель 13, блок 14 выделения старшей единицы, третий сумматор15 и блок 16 вьделеггггя квадранта,Вход 17 блока 16 выделения квадрантапредназначен для ввода признака нычисляемой функции, а вход 18 - длянвода признака формы аргумента, Выход19 устройства являе 1 ся знаковым, авыход 20 блока 16 ггьделенггя квадранта является вмх 1 дои признака номераквадранта,К расширителя в вычислительных компсах с высоким бьстродействием,Цель изобретения - ра асти применения устро ирени тва з орм чет обработки ар ументолавающей точкой,На фиг, изображена б ок-схема на фиг.правлениния блок ист редложенного уст ример выполнения а фиг.3 - пример ыделения старшейУстройство сод первый 2 и нто хему 4 сравнения пол единнгержит г рныи региоки памят регистр)гг 3 бл второй 5,(61) 1322 (21) 4328 (22) 16. (46) 15.0 (71) Лени кий инсти (72) Б,А, (53) Ь 81.3 (56) Автор 1 1322272 СКОМУ СВИДЕТЕЛЬСТ ие области использоваза счет обработки ар, вающей запятой, Устройления функций синуса и жит первый, второй и ры, первый и второй реи второй сдвигатели, й блоки памяти, схему мент ИСКЛЮЧАЮЩЕЕ ИЛИ,1494002 25 Блок 16 Выделения квадранта содержит цервыц 21, второй 22 и третий 23элементы 2 И-ИЛИ, элемент И-НЕ 24,элемент 25 неравнозначности, первый26 второй 27 третий 28 и четвертый 29 инверторы,Комбинированные зависимости, реа -лизуемые блоком 16 выделения квадранта, приведены в табл,1,Блок 14 Виделения старшей единицы содержит элемент И-НЕ 30 и элементы программируемых запоминающихустройств (ПЗУ) 31, число которых определяется числом разрядов мантиссь 1значения функции, Каждому выходу эле,ментов ПЗУ соответствует разряд кодастаршей единицы, номер которого указан в скобках, Блок 14 выдает код положения старшей единицы в инверсномкоде. 11 ри логическом нуле ца входе 18блок 14 Выдает инверсный код нуля,Программирование каждого элементаПЗУ производится в соответствии стабл,2,Входы второго сумматора 11 соединены так, что на входы разрядов первого слагаемого подаются значащие разряды порядка, а входы Второго слагаемого заземлены, Знаковый разряд порядка заведен на вход переносасумматора 11, что обеспечивает приотрицательном порядке аргумента выдачу порядка в инверсном коде В соответствии с требованиями управления 35первым сдвцгателем,Третий сумматор 15 обеспечиваетВычитание единицы из инверсного кода,выдаваемого блоком 14 выделения старшей единицы, чем обеспечивается полу- Ючение на его выходе порядка значенияфуцкции. Это достигаетсн путем соединения разрядов инверсного кода, выдаваемых блоком 14 выделения старшейединицы, с соответствующими входами 45первого слагаемого третьего сумматора, на входы второго слагаемого которого подаются сигналы логической единицы,Устройство работает следующим об п разом.При Обработке аргумента с плавающей точкой, мантисса которого подается ца вход ггервого гдвигателя 1 О, а поРЯДОк на ВХОД ВтоРОГО сУмматОРа 55 11, признак формы аргумента (вход 18 блока 16)стацавливается в состояние лог цческогг единицы, При отРИЦВЗЕЛЬЦои ЦОРЯДКЕ Ца ВЬГХОДЕ СУМматора 11 образуется Обратный код порядка, который поступает на вход перВого сдвигателя 1 О, а при положитель -ном порядке код порядка не изменяет ся. В сдвигателе 10 производитсясдвиг мантиссы так, что порядок обнуляется, т,е, аргумент переводитсяв форму с фиксированной точкой, Разрядность сдвигателя на два разрядабольше разрядности мантиссы, что позволяет при значении аргумента большепервой четверти периода вычисляемыхфункций определить положение аргумента в пределах периода и определитьсоответствующие эквивалентные преобразовация приведенного аргумента для первой четверти периода, в пределах которой обрабатываетаргументы вычислительной блок, При обработке чисел с плавающей точкой ключевые элементы группы элементов И 12 открыты, Вьгчислительцый блок 9 выполняет вычисление функций в интервале от 0 до 1 в соответствии с выражениемяп -Х +-Х сояХ при Х М; я 1 пХ= . гг 9-я 1 п -(Х +2 ) 2 Хмсоя(Хс), приХ Мм где Х с - старшая часть разрядов аргумента;Х - младшая часть разрядов аргумента;Ы - координата оси абсцисс точки пересечения производныхдвух соседних фиксированныхзцачений,Функция косинуса вычисляется в вычислительном блоке 9 как функция си-. нуса От инверсного кода аргумента наинтервале соя(Х)=яг 1(1-Х) я 1 п(Х) Поступающая на вход первого регистра 1 с выхода первого сдвигателя 1 О старшая часть разрядов аргумента запоминается в нем, а младшая частьразрядов аргумента запоминается вовтором регистре 5 и одновременно подается на второй вход схемы 4 сравнения, С выхода первого регистра 1 кодстаршей части разрядов подается на,вход первого сумматора 6 и на адресный вход второго блока 3 памяти, гдехранятся значения с. Выбранньгй извторого блока 3 памяти код ог подается на второй вход схемы 4 сравнения,гц сравнивается с кодом младших раз30 рядов, Схема 4 сравнения ньддет сигнал единицы, если код млддшей частиразрядов больше значения Ы и подаетего на суммируюший вход первого сум 5матора 6, где произнодится прибавление единицы к коду старшей части разрядов, и через элемент ИСКЛМЧАИЩЕЕИЛИ 8 - на вход иннертирования данных второго регистра 5. Преобразованный код старшей части разрядов с выхода сумматора 6 подается на адресный вход первого блока 2 памяти, н1 Гкотором хранятся значения н 1 пХ2Х1исоэХ , ЗначениесонХ с персного выхода блока 2 памяти подаетсяна первый вход сомножителя умножителя-сумматора 7, на второй вход 20сомножителя которого подается кодмладшей части разрядов аргумента свыхода второго регистра 5, а на входУслагаемого подается значение н 1 п - Х .2 с 25В результате на выходе умножителясумматора 7 формируется значениефункции в соотнетстнии с соотношениями, приведенными выше, Сигнал вьрабатываемой схемой 4 сравнения,обеспечивает формирование необходимых значений для реализации указанныхсоотношений, При вычислении косинуса по выходу 20 блока 16 вырабатывается сигнал логической единицы, которыйобеспечивает необходимую инверсиючастей кода аргумента при их выдачеиз первого 1 и второго 5 регистров.С выхода умножителя-сумматора 7 вычислительного блока 9 результат вычисления функции в форме с фиксированной точкой подается на входы второго сдвигателя 13 и блока 14 выделения старшей единицы,. Блок 14 определяет номер старшей единицы реэультата и выдает его инверсный код, Поэтому коду но нтором сдвигателе производится нормализация вычисленногозначения функции, а на выходе третьего суммдтора единицы формируется кодпорядка вычисленного значения функции, Таким образом, совокупность нормалиэованного во втором сднигателе13 значения функции 1 определенногов третьем сумматоре единицы порядкафункции, и знака функции (выход 19устройства), вырабатываемого в блоке 16, образует выходное значениефункции в форме с илдвдющей точкой,При обработке чисел с фиксированной точкой признак формы аргумента равен нулю, Группа элементов И 12 выдает код нуля на управляющий вход первого сднигателя 10, в котором не производится сдвига, подаваемого на его информационный вход аргумента функции с фиксированной точкой, Этот аргумент беэ изменений подается на соответствующие входы вычислительного блока 9, Нулевой признак формы аргумента запрещает работу блока 14 выделения старшей единицы, который при этом выдает инверсный код нуля. В результате во втором сдвигателе 13 не производится нормализация вычисленного значения функции, а в третьем сумматоре 15 не производится формирование порядкаТаким образом, на входе второго сумматора 11 и первого сднигателя 10 аргумент с плавающей точкой преобразуется в значение функции с пландющей точкой при единичном значении признака формы аргумента (вход 18, блока 16), а при нулевом значении признака формы аргумента аргумент с фиксированной точкой на входе устройства преобразуется в значение функции с фиксированной точкой на выходе устройства.Иэ вышеизложенного следует, что предлагаемое устройство (по сравнению с прототипом) имеет расширенную область применения (эа счет обработки аргументов с плавающей точкой во всем диапазоне представления чисел).Формула изобретенияУстройство для вычисления функций синуса и косинуса по днт,св, Ф 1322272, отличающееся тем,что, с целью расширения области применения за счет обработки аргументов с плавающей запятой, в него введены первый и второй сдвигатели, блок выделения кнадранта, группа элементов И второй и третий сумматоры и блок. выделения старшей единицы, причем вход признака формы аргумента устройства соединен с первыми входами элементов И группы и входом разрешения работы блока поиска старшей единицы, вход порядка аргумента устройства соединен с нходом первого слагаемого второго сумматора, вход переноса которого соединен с входом знакового разряда порядка арг умента устройства1494002 дания признака функции устройства,вьМод порядка которого соединен свыходом третьего сумматора, входыпервого и второго слагаемых которогосоединены соответственно с выходомблока выделения старшей единицы ивходом логической единицы устройства, выход мантиссы которого соединенс выходом второго сдвигателя, управляющий вход которого соединен с выходом блока выделения старшей единицы, выход первого сдвигателя соединен с информационными входами перного и второго регистров и вторым,входом схемы сравнения, выход умножителя сумматора соединен с информационными входами второго сдвигателя и блока выделения старшей еди ницые вход второго слагаемого второго сумматора соединен с входом логическогонуля устройства, вход мантиссы аргумента которого соединен с информационным входом первого сдвигателя, управляющий вход которого соединен свыходами элементов И группы, вторыевходы которых соединены с выходамисоответствующих разрядов второго сумматора, выходы двух старших разрядови знака сдвигателя соединены с информационным входом блока выделенияквадранта, выход знака которого соединен с выходом знака устройства, выход номера квадранта блока выделенияквадранта соединен с вторым входом9элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вход признака синуса-косинуса блока выделения квадранта соединен с входом эаТаблица 1 Выход 19емаяфункция мантиссы (ЗЫ) Синус Косинус Х - безразличное состояние входа,Таблица 2 Входы А Вход выборки БЕ Выходы П 1 0 1 2 Э 4 5 6 7 0 1 2 3 Х Х Х Х 1 Х Х Х 0. 1 Х Х 0 0 1 Х 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х 1 Х Х Х 0 1 Х Х 0 0 3 Х 0 0 0 1 1 1 1 10 1 1 1 1 0 1 1 0 0 3 1 1 1 0 1 0 1 0 1 1 0 0 10 0 0 1 3 1 1 0 1 0 0 0 0 0 0 0 0 Х - безразличное состояние входа,0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 1 Х Х Х Х 0 0 0 1 1 0 10 1 0 0 1 11 0 Т 0 0 3 1 1 0 0ям при ГКНТ СССР роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 О казИИПИ 11/45 Тираж Б 68 Государственного комитет 113035, Москва, по и -35,Подписноебретениям и о аушская наб.,