Цифровой формирователь функций — SU 1508199 (original) (raw)
(51 ПИС К АВТОРСК ВИДЕТЕЛЬСТВ бласм, 1аю- истнструкторско"технститута радиофи- АН УССРМ,Е,Бычков, алышевский тельство СССР Р 1/02, 1984. льство СССР Р 1/02, 1985.(54) ЦИФРОВОЙ ФО (57) Изобретение тельной технике зовано в высокоп ровых вычислитель ности в системах ки сигналов РЛС, зондирования окр ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(21) 4390995/24-24 (22) 18,01.88 (46) 15.09,89. Бюл. (71) Специальное ко нологическое бюро И зики и электроники (72) В.Н.Кондратьев Л,Н.Горовая и Б,А,М (53) 681.325(088.8) (56) Авторское свид В 1267395, кл, С 06Авторское свидет Р 1287135, кл, С 06 МИРОВАТЕЛЬ ФУНКЦИИ относится к вычисли- может быть испольоизводительных цифных системах, в част- конвейерной обработпреднаэначенных для жающей среды. Целью изобретения является расширение оти применения, Это достигается течто в состав формирователя, включщего блок задания режима, два регра, генератор импульсов, счетчик,блок управления, два блока памяти соспециально занесенной в них информацией, сумматор и выходной коммутатор,введены вычитатель, два коммутатора, два регистра, две схемы сравнения 14 и 17, две группы 6 и 16 двухвходовых элементов И и определенныесвязи между указанными элементами, Посравнению с известными формирователями изобретение позволяет сделать егосхемотехническое решение унифицированным, не зависящим от числа заданных для данного устройства шагов дискретности аргументов, причем эффективность подобного упрощения растетс увеличением числа шагов дискретности аргумента заданной функции. 3 ил.3 1508199Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных цифровых вычислительных системах, в част 4 1-2 " х=0 ФЕ(х)= С(х)= (О 08+р о 2 з 1,х 2 +О 5 Рассмотрим случаи когда И 11 И=10, на входе 20 - поз, "3",Согласно временным диаграммам на фиг,З на вход 45 цифрового формирователя функций подается сигнал "Сброс", по которому происходят начальные.установки определенных.регистров, счетчиков и триггеров, входящих в его состав. При этом в блоке 19 управления триггеры 50 и 52 через элемент ИЛИ 47, триггер 51, триггеры 53 и 54 через элемент ИЛИ 48 устанавливаются в нулевое состояние, счетчик 65 и регистр 66 - в начальное состо- яние, Этим же сигналом через элемент ИЛИ 62 блока 19 управления по выходу 36 счетчик 10 также устанавливается в нулевое состояние,.а через элемент 64 задержки блока 19 по выходу 42 сигнал "Сброс" проходит на вход разрешения приема в регистр 4. Величина задержки подбирается равной или большей времени прохождения данных через коммутатор 2 и блок 3, Установившиеся на выходах триггеров 51 и 52 нулевые потенциалы при этом по выходам 41 и 39 соответственно поступают на управляющие входы коммутаторов 2 и 11, разрешая прохождение информации с блока 1 на выход коммутатора 2 и с выхода 25 на выход коммутатора 11. Кроме того, нулевой потенциал на выходе 39 запрещает прохождение кода с входа 20 через группу 16 элементов И на вход сумматора 12 с выхода 29,и занесение единичного сигнала на вход переноса в младший разряд сумматора 12, Поэтому нулевой код со счетчика 10 через коммутатор 11, а далее с выхода 26 сумматора 12 проходит на информационный вход регистра 13, Одновременно код числа дискрет Б с выхода 22 проходит через коммутатор 2 на адресный вход блока 3, на выходе которого формируется код Е(И), который принимается на регистр 4. По следующему эа ности в системах конвейерной обработки сигналов, предназначенных для зондирования окружающей среды,Цель изобретения - расширение области применения за счет возможности формирования функций с переменным шагом дискретности. На фиг,1 изображена структурная схема цифрового формирователя функций; на фиг,2 - функциональная схема блока управления цифрового формирователя функций; на фиг,З - временные диаграммы работы цифрового формирователя функций, 20 Цифровой формирователь функций со держит блок 1 задания режима, коммутатор 2 адреса, первый блок 3 памяти, регистр 4 вычитателя, вычитатель 255, группу 6 элементов И, второй блок .7 памяти, регистр 8 функции, выходнойкоммутатор 9, счетчик 10, коммутатор11 сумматора, сумматор 1 2, регистр13 адреса, схему 14 сравнения, регистр 3015 сумматора, группу 16 элементов И,схему 17 сравнения, генератор 18 импульсов и блок 19 управления, а также вход 20 переключения выходных каналов, выходы 21-1, 21-221-ш,выход 22 блока задания режима, выход23 первого блока памяти, выход 24 регистра функции, выход 25 счетчика, вывыход 26 коммутатора сумматора,. выход 27 регистра адреса, выход 28 регистра сумматора, выход 29 второйгруппы элементов И, входы 30-35 блока управления, выходы 36-44 блока управления, выходы 45 и, 46 соответственно сброса и такта формирователя, 45Блок управления фиг,2) образуютэлементы ИЛИ 47 и 48, элемент НЕ 49,триггер 50-54, элементы И 55-.61, элемент ИЛИ 62, элементы 63 и 64. задержки, счетчик 65 и регистр 66,Рассмотрим пример применения цифрового формирователя Функций для генерации весовой функции Хемминга в конвейерной специализированной вычислительной системе, используемой для обработки сигналов радиолокатора в реальном масштабе времени,В блоке 3 цифрового формирователяфункций должны храниться коды щПЕ - 2 +0,5 2 ,х)0. ас Соответственно в блоке 7 памятихранятся коды5 150819 сигналом "Сброс" первому сигналу "Такт" на входе 30 в цифровом формирователе функций запускается гене" ратор 18 тактовых импульсов в реЭ5 зультате чего начинают вырабатываться последовательности импульсов СИ 1 и СИ 2, поступающие в блок 19 управления по входам 32 и 33 соответст" венно. Кроме того, сигнал Такт" устанавливает в .блоке 19 триггер 50 в единичное состояние, в результате чего первый СИ 1 через элемент И 55 устанавливает в единичное состояние триггер 51, в результате чего на выходе 41 появляется единичный потенциал и информационные входы коммутатора 2 переключаются на прохождение информации с выхода 27 на выход коммутатора,2, Выходной импульс с эле мента И 55 проходит также на выход 40, разрешая при этом прием информации со счетчика 10 в регистр 13, Поскольку 11)0, то на выходе схемы 14 сраннения присутствует нулевой сиг нал, который по входу.35 проходит на элемент НЕ 49 блока 19, а сигнал СИ 1 проходит через элемент И 61 на вход элемента 63 задержки, с выхода которого он следует на выход 43, разрешая 30 прием на регистр 8, Величина задержки при этом должна быть не меньше времени прохождения данных по цепочке: выход 27 - коммутатор 2 - блок 3 - вычитатель 5 - группа б элементов И35 блок 7, В результате этого нулевой код с выхода регжтра 13 проходит через коммутатор 2 на вхоц блока 3, на выходе которого образуется код Г(о)=, =1-2 , поступающий на вход вычитае мого вычитателя 5 Если имеет место И ( М то Г(М) ( 1-2 " и на выходемакс фвычитателя 5 должен быть отрицательный код, то при принятом способе вычитания (вычитаемое представляется отрицательным числом в дополнительном коде) переноса из старшего значащего разряда не возникает и полученная на выходе вычитателя 5 разность Е(Ю)- .К(о) через группу 6 не проходит, т,е, на входе блока 7 присутствует нулевой код, что соответствует значению Р(о) на выходе блока 7, который принимается на регистр 8, с выхода которого поступает на информационный вход коммутатора.9, В это время на регистре бб блока 19 управления находится код начальной установки, который поступает с выхода 44 на управляющий вход 9 6коммутатора 9, в результате чего на выходе 21-1 выбирается код Р(о), Если имеет место Я Б, то Е(Н)1-2 ичаксфна выходе вычитателя получают код Г(Б)-2(о)=0, Хотя в этом случае и появляется сигнал переноса из старшего разряда (00000+11111+00001=100000), код на вход блока 7 через группу 6 проходит также нулевой, Также по сигналу СИ 1 импульс с выхода элемента И 55 блока 19 управления поступает на счетный вход счетчика 65, увеличивая его содержимое на единицу, т,е, в данном случае в счетчике 65 хранится код 01. Следующий за СИ 1 импульс СИ 2 поступает на вход установки в единичное состояние триггера 52 и на вход элемента И 56, В первом случае единичный потенциал с выхода триггера проходит на выход 39, во втором случае соответствующий импульс проходит на выход 38, В результате этого коммутатор 11 переходит в состояние, соответствующее прохождению информации из регистра 15 на выход коммутатора 11 и далее на вход сумматора 12, группа 16 пропускает код входа 20 с выхода 29 на второй вход сумматора 12, открывается цепь входа переноса в младший разряд сумматора 12, а также разрешается прием в регистр 15 из регистра 13, Таким образом, в регистре 13 находится код 00000, который через коммутатор 11 проходит на сумматор 12 и складывается на нем с двоичным кодом входа 20 и единицей в младшем разряде на входе переноса, т,е, на информационном коде регистра 13 устанавливается код 000011, По этому импульсу СИ 2 код 01 из счетчика 65 блока 19 управления переносится в регистр бб, В следующем такте открываются цепи приема в регистры 13 и 8, в результате чего в регистр 13 принимается коц 00011 который прохо.дит на вход блока 3, на выходе которого формируется код Е(3), на выходе вычитателя находится код Е(И)-Е(3)0. На выходе блока 7 в соответствии с изложенным формируется код Р(0,3), который принимается регистром 8 и по выходу 24 проходитна информационный вход коммутатора 9. Поскольку в это время на его управляющем входе находится код 01, то код появляется на выходе 21-2. По этому же импульсу СИ 1 содержимое счетчика 65 блока 19управления также увеличивается на единицу описанным способом, в результате чего в нем устанавливается код 10. Следующий импульс СИ 2 снова вырабатывает положительный сигнал5 на выходе 38, по которому код 00,011 принимается в регистр .15, а также переносит код 10 со счетчика 65 блока 19 управления в регистр 66 и с выхо- О да 44 на управляющий вход коммутатора 9. В результате на входе регистра 13 находится код 00..110. Третий импульс .ОИ пропускает этот код на вход блока 3, на выходе которого по является код Е(6), на выходе вычитателя 5 появляется разность Й(Б)- Г(б), которая попадает на адресный вход блока.7, образуя на его выходе код Р(0,6), который поступает на ин формационный вход коммутатора 9 и далее в соответствии с состоянием 10 на его управляющем входе на выход 21-3. При этом в счетчике 65 блока 9 устанавливается код 11, 25 После третьего импульса СИ 2 по четвертому импульсу СИ 1 на информационном выходе 21-4 появляется код Р(0,9) причем на счетчике 65 блока 19 управления снова устанавливается код 00, 30 а также появляется сигнал переполнения счетчика. Указанный сигнал в блоке 19 устанавливает в единичное состояние триггер 53, Поскольку в схеме 17 сравнения коды не совпадают, триггер 54 блока 19 остается в нулевом состоянии. В результате по сигналу переполнения на выходе элемента И 59 возникает импульс, который с выхода 37 проходит на счетный 40 вход счетчика 1 О, увеличивая его содержимое на единицу, т;е. в счетчике устанавливается код 00001, По скольку триггер 53 находится в единичном состоянии, то по очередному 45 импульсу СИ 2 на выходе элемента И 57 появляется сигнал, который через элемент ИЛИ 47 устанавливает триггеры " 50 и 52 в нулевое состояние запрещая дальнейшую выработку сигналов разрешения приема в регистры 13 и 8 по вы" ходам 40 и 43 соответственно, а также устанавливает нулевой потенциал на выходе 39, разрешая прохождение инфор" мации со счетчика 10 через коммутатор 55 11 на вход сумматора 12 и запрещая прием кода с входа 20 через группу 16 на вход сумматора 12 и прием сигнала переноса в младший разряд сумматора 12, Не вырабатывается сигнал, -разрешающий прием в регистр 15, вырабатываемый элементом И 56 блока 19,В то же время по очередному импульсуСИ 1 на выходе элемента И 60 блока 19появляется сигнал, который через элемент ИЛИ 48 устанавливает триггер 53в нулевое состояние. На этом завершается первый такт работы цифровогоформирователя функций, Следующий тактобработки начинается по приходу следующего сигнала "Такт", Рассуждая таким образом, получим, что в очередном такте работы на выходы 21-1,21-2, 21-3 и 21-4 будут выданы весовые функции Р(0,1), Р(0,4), Р(0,7)и.Р(1) соответственно. При этом нив схеме 14 сравнения, ни в схеме 17сравнения на рассмотренном этапе работы цифрового формирователя функцийне.вырабатывается единичный сигнал,Рассмотренный такт работы заканчивается тем, что в счетчике 10 устанавливается код 00010, Тогда уже после первого импульса .СИ относительноприхода третьего сигнала "Такт" всхеме 17 сравнения возникает единичный сигнал совпадения кодов, которыйпо входу 34 устанавливает в блоке 19управления триггер 54 в единичное состояние, в результате чего вместоединичного сигнала на выходе 37, увеличивающего на единицу содержимоесчетчика 1.0, вырабатывается сигналустановки в нулевое состояние счетчика 10 по выходу 36. В этом такте посигналам СИ, на регистр 13 последовательно друг за другом принимаются коды 000010, 000101, 001000,001011, В последнем случае схема14 сравнения вырабатывает единичныйсигнал, свидетельствующий о том, чтосоответствующего значения не существует, Поэтому указанный сигнал проходитна .вход установки в нулевое состояние регистра 8 и одновременно черезинвертор 49 блока 19 на запрет выработки сигнала на вход управления приемом регистра 8, Этим завершается одинцикл работы цифрового формирователяфункций, после чего по приходу следующего сигнала "Такт" по входу 46процесс повторяется,Формула и з о б р е т е н и яЦифровой формирователь функций,содержащий блок задания режима, пер10 9 150819 вый блок памяти, второй блок памяти регистр функции, выходной коммутатор, счетчик, сумматор, регистр адреса, генератор импульсов и блок управления, причем выход регистра функции соединен с информационным входом выходного коммутатора, выходы кото" рого соединены с выходом формирователя, о т л и ч а ю щ и й с я тем, что, с целью расширения области при" менения за счет формирования функций с произвольным шагом дискретности, в него введены коммутатор адреса, регистр вычитателя, вычитатель, две 15 группы элементов И, коммутатор сумматора, две схемы сравнения, регистр сумматора, причем выход блока задания режима соединен с первым входом первой схемы сравнения и первым информацион ным входом коммутатора адреса, второй информационный вход которого соединен с выходом регистра адреса, вторым входом первой схемы сравнения, первым входом второй схемы сравнения 25 и информационным входом регистра сумматора, выход коммутатора адреса соединен с адресным входом первого блока памяти, выход которого соединен с входом вычитаемого вычитателя и ин - З 0 формационным входом регистра вычитателя, выход которого соединен с входом уменьшаемого вычитателя, выходы разрядов кода и переноса которого соединены соответственно с первыми входами соответствующих элементов И и вторыми входами элементов И первой группы, выходы которых соединены с адресным входом второго блока памяти, выход которого соединен с инфор мационным входом регистра функции, выход счетчика соединен с первым информационным входом коммутатора сумматора, второй вход которого соединен с выходом регистра сумматора,выход коммутатора сумматора соединенс входом первого слагаемого сумматора,выход которого соединен с информационным входом регистра адреса, вход переключения каналов формирователя соединен поразрядно с первыми входамисоответствующих элементов И второйгруппы и вторым входом второй схемысравнения, вход второго слагаемогосумматора поразрядно соединен с выходами элементов И второй группы, тактовый вход формирователя соединен спервым входом блока управления, второй вход которого соединен с входомсброса формирователя, выходы первойи второй тактовых последовательностей соединены соответственно с третьим ичетвертым входами блока управления, выход второй схемы сравнения сое-.динен с пятым входом блока управления,шестой вход которого соединен с выходом первой схемы сравнения и входомустановки регистра Функции, первыйвыход блока управления соединен с входом установки в 0 счетчика, счетныйвход которого соединен с вторым выходом блока управления, третий выходкоторого соединен с входом синхронизации регистра сумматора, четвертыйвыход блока управления соединен с входом переноса сумматора, управляющимвходом коммутатора сумматора и вторыми входами элементов И второй группы,вход синхронизации регистра адресасоединен с пятым выходом блока управления, шестой, седьмой, восьмой идевятый выходы блока управления соединены соответственно с управляющимвходом коммутатора адреса, входомсинхронизации регистра вычитателя,входом синхронизации регистра функциии управляющим входом выходного коммутатора,(Я"0 ее о оставит ехред д ь А,Зоринлийнык Редактор А.Огар ректо и Заказ 5541/5 ВНИИПИ Госуд инат "Патент", г. Ужгород, уп. Гагарина, 1 евно-издательский Проиэво З 7) Сф" сю)Юг) лл р) СиЕтрЯ у) П еи ее,ФФе ееелн еей у двенрег, В ц) П иеп.иее.ВфУ сМХ Тираж бб 8 венного ко 113035, Мо Подписное тета по изобретениям ва, Ж, Раушская ноткрытиям при ГКНТ ССС