Устройство фазоимпульсной модуляции — SU 1411958 (original) (raw)
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН Н 03 К 7/04 ПИСАНИЕ ИЗОБРЕТЕНИ ный полите уков ство СССР4, 1969,во СССР 28.12.83СНОЙ МОДУспольформациири наликанале Изобретение может быть о в системах передачи оимпульсной модуляцией еверберационных помехЦелью изобретения яв ие достоверности перед мации, Устройство соде с яется поваемой генеГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ФАЗОИМПУЛЯЦИИ ратор 1 опорной частоты, элементы 2, 11 и 13 совпадений, счетчик 3 импульсов, амплитудно-импульсный преобразователь 5, пороговый блок 6, коммутатор 7, элемент ИЛИ 8, счетчик 9 адреса, оперативное запоминающее устройство 10, дешифратор 12, счетчик 14 данных, шину 15 запуска, входную шину 16, цифроаналоговый преобразователь 17, конденсаторы 18 и 19, ключи 20 и 21, стабилизатор 22 разрядного тода. В устройстве путем уменьшения скорости передаваемого соотношения при формировании фазоимпульсного сигнала существенно повышается помехоустойчивость и достоверность передаваемого сообщения. При этом повышается также даль ность связи, Кроме того, устройство обеспечивает более высокую, чем в прототипе, линейность модуляции, что С повышает достоверность передаваемых сообщений. 3 ил.Изобретение относится к импульсной технике и может быть использовано в системах передачи информациис фазоимпульсной модуляцией при наличии реверберационных помех в каналесвязи.Целью изобретения является повьпеение достоверности передаваемой информации,10На фиг.1 приведена функциональнаясхема устройства фазоимпульсной модуляции; на фиг,2 - временные диаграммы работы устройства в режиме записи;на фиг.З - то же, в режкче считывания,Устройство фаз оимпульсной модуля 1ции содержит генератор 1 опорнойчастоты, элемент 2 совпадений, счетчик 3 импульсов, коммутатор 4, амплитудно-импульсный преобразователь 5,пороговый блок 6, коммутатор 7, эле-,мент ИЛИ 8, счетчик 9 адреса, оперативное запоминающее устройство 10,элемент 11 совпадений, дешиФратор 12, 25элемент 13 совпадений, счетчик 14данных, шину 15 пуска, входную шину16, цифроаналоговый преобразователь17, конденсаторы 18 и 19, ключи 20 и21, стабилизатор 22 разрядного тока,при этом выход генератора 1 опорнойчастоты через элементы 13 и 2 совпадений подключен соответственно к первым входам счетчика 14 данных и счетчика 3 импульсов, вторые входы которых соединены с выходом счетчика 3импульсов и первым входом коммутатора4, второй вход которого соединен свыходом порогового блока 6, а первыйвыход - с вторым входом элемента 13совпадений, с первым входом элемента4011 совпадений, с выходной шиной инверсного сигнала и первым входом амплитудно-импульсного преобразователя5., второй вход которого соединен свходной шиной 16,а выход - с входом 45порогового блока 6 и первыми выводами конденсаторов 18 и 19 и стабилизатора 22 разрядного тока, вторыевыводы которых соединены соответственно через ключи 20 и 21, а стабилизатора 22 непосредственно с общейшиной, причем управляющие входы ключей 21 и 20 соединены соответственнос первым и вторым входами коммутатора 7, первый вход которого соединен 55с первым входом элемента ИЛИ 8 и выходом дешифратора 12, а второй вход -с шиной 15 пуска и вто м входом элемента ИЛИ 8, выход которого соединен с первым входом счетчика 9 адреса,первые выходы которого соединены садресными входами оперативного запоминающего устройства 10, вторые вы -ходы - с входами дешифратора 12, авторой вход - с вторым выходом коммутатора 4, выходной шиной прямогосигнала, вторым входом элемента 2совпадений, третьим входом счетчика14 данных и входом выбора кристаллаоперативного запоминающего устройства 10, информационные входы которогосоединены с выходами счетчика 14 данных, вход разрешения записи - с выходом элемента 11 совпадений, а информационные выходы - с входами цифроаналогового преобразователя 17, выходкоторого соединен с управляющим входом стабилизатора 22 разрядного тока,а второй вход элемента 11 совпаденийс вторым выходом коммутатора 7,Коммутатор 4 может быть выполненна основе Э-триггера, инверсный выходкоторого соединен с его В-входом, асинхронизирующий вход и Н-вход подключены к первому и второму входамкоммутатора соответственно, Коммутатор 7 может быть выполнен на основеКБ-триггера, Б-и Н-входы которогоподключены е первому и второму входам коммутатора соответственно. Стабилизатор 22 разрядного тока можетбыть выполнен на транзисторе, коллектор и база которого соединены с выводами стабилизатора, а эмиттер является его управляющим входом, ток в который обеспечивает цифроаналоговыйпреобразователь 17. Оперативное запоминающее устройство 10 может быть выполнено на микросхемах памяти 155 или565 серий,На фиг,2 показаны сигнал на выходегенератора 1 опорной частоты (а), сигнал на входе порогового блока 6 (б),сигнал на выходе порогового блока 6в режиме записи (в), фазомодулированный сигнал на втором выходе коммутатора 4 (г), на процесс преобразования интервала времени в количествоимпульсов (д), происходящий в счетчике 14 данных, сигнал на выходе счетчика 14 данных в режиме записи (е),сигналы на первых выходах счетчика 9адреса в режиме записи (ж-м).На фиг,З показаны сигнал. на выходе цифроаналогового преобразователя17 в режиме считывания (а), сигнална входе порогового блока 6 в режимесчитывания (б), сигнал на выхол по 3 1411рОГОВОго блока 6 1 реж 11 ме считывания(в), фазоимпульсный сигнал на второмвыходе коммутатора 4 в режиме считывания (г), сигналы на шине адреса ивыходной информационной шине оперативного запоминающего устройства 10в режиме считывания (д,е).Устройство фазоимпульсной модуляции работает следующим образом,По команде "Пуск на шину 15 подается короткий пусковой импульс длительностью несколько микросекунд,при этом коммутатор 7 устанавливается в такое положение, что на его первом выходе появляется потенциал"Лог.О", который закрывает ключ 21,По этой команде на входную шину 16поступает входной сигнал, а на втором выходе (инверсном) коммутатора 7появляется потенциал "Лог. 1", который открывает ключ 20 и создает разрешение по первому входу элементу 11.Открытый ключ 20 замыкает второй вывод конденсатора 18 на общую шину,Таким образом, на обкладках конденса-тооа 18 в начальный момент временинулевой потенциал по отношению к общей шине. Поэтому на выходе порогового блока 6 образуется потенциалЛог.О. Этот потенциал "Лог.Ц" устанавливает коммутатор 4 таким образом,что на его первом (прямом) выходепоявляется потенциал Лог,О, а навтором (инверсном) - потенциал"Лог,1", который открывает по второму входу элемент 2 совпадений.С выходагенератора 1 опорной частоты сигнал в виде меандра поступаетна первый вход элемента 2, которыйоткрывается на время 7= ТхМ, где 40Т - период следования импульсов опорной частоты, а М - число импульсов,С выхода элемента 2 импульсы подаютсяна первый вход счетчика 3 импульсов,который срабатывает только в те моменты времени, когда на втором входеэлемента 2 присутствует потенциал"Лог,1, Сосчитав М импульсов счетчик 3 импульсов устанавливает себяпо второму входу в исходное состояние 50(импульсом сброса), Импульс сбросаподается также на первый вход коммутатора 4.Коммутатор 4 управляет работойэлемента 2 и амплитудно-импульсногопреобразователя 5.Импульс сброса, поступающий с выхода счетчика 3 импульсов, воздейст-вует на коммутатор 4 так, что на его 058 4первом выходе появляется потенциал"Лог,1", а на втором (инверсном) выходе - "Лог.О". Последний закрываетпо второму входу элемент 2,Амплитудно-импульсный преобразователь 5 вырабатывает постоянное напряжение, на которое накладываетсявходное переменное напряжение, поступающее по шине 16. Это происходиттолько в те моменты времени, когдана первом выходе коммутатора 4 появляется потенциал "Лог.О". В это время происходит заряд конденсатора 18.При появлении потенциала "Лог.1" напервом выходе коммутатора 4 прекращается заряд и начинается разрядконденсатора 18 до онределенного (нулевого) уровня, при котором на выходе порогового блока 6 образуется перепад напряжения от потенциала"Лог,111 до потенциала "Лог,О", этотперепад напряжения подается на второйвход (вход установки нуля) коммутатора 4 и управляет его работой. Например, при подаче на. второй вход коммутатора 4 потенциала "Лог,О" на егопервом выходе возникает потенциал"Лог.О, а на втором (инверсном выходе) Лог. 1",. Потенциал "Лог.1" откоммутатора 4 подается на второй входэлемента 2 и открывает его.В результате на втором входе элемента. 2 появляется последовательностьфазомодулированных импульсов положи-,тельной полярности, а на первом выходе коммутатора 4 последовательностьфазомодулированных импульсов противоположной полярности.Фазомодулированная последовательность импульсов, которая образуетсяна первом выходе коммутатора 4, поступает на второй вход элемента 13 иоткрывает его на время Т 0- ТМ, гдеТ, - время между соседними импульсами фазомодулированной импульсной последовательности. На первый вход элемента 13 поступает сигнал опорнойчастоты с генератора 1 опорной часто.ты. Таким Образом, на выходе элемента 13 возникает серия (пачка импульсов), число импульсов в пачке зависит от То и равно Р =(Т 0 - Т М)/Т.Следовательно, число импульсов в пачке содержит в себе информацию о времени Т 0. С выхода элемента 13 серии импульсов поступают на первый вход счетчика 14 данных, который преобразует число импульсов в двоичный код (параллельный код). Кодовая комбина 141195ция, образующаяся на информационныхвыходах счетчика 14 данных, поступаетна информационные входы оперативногозапоминающего устройства 10 только вте моменты времени, когда на третийвход счетчика 14 данных поступаетимпульс разрешения считывания данных,который снимается с второго выходакоммутатора 4, По окончании импульсаОразрешения считывания данных происходит сброс (отпирание инФормации) счетчика 14 данных путем подачи на еговторой вход (вход установки нуля) имУпульса сброса, который Формируется на15выходе счетчика 3 импульсов. Далеепроцесс Формирования кодовых комбинаций повторяется,По команде 1 Пуск" пусковой импульспоступает на второй вход элемента 820и с его выхода - на первый вход счетчика 9 адреса, обнуляя его, С второговыхода коммутатора 4 последователь-ность фазомодулированных импульсовположительной полярности поступает навторой вход счетчика 9 адреса, который преобразует последовательностьимпульсов в двоичный код, т.е, десятичное выражение числа импульсов пришедших на второй вход счетчика 9 адЗОреса будет преобразовано в двоичноечисло, Таким образом, кодовая комбинация, образующаяся на первых выходахсчетчика 9 адреса, поступает на адресные входы оперативного запоминающего устройства 10. 35По команде Пуск" на первом входеэлемента 11 появляется сигнал разрешения "Лог,1, который позволяет осуществить прохождение через этот элемент фаэомодулированной последователь ности импульсов, которая является сигналом разрешения записи. Этот сигналснимается с первого выхода коммутатора 4 и подается через элемент 11 навход разрешения записи оперативного 45запоминающего устройства 10.С второго выхода коммутатора 4 снимается последовательность фазомодулированных импульсов положительнойполярности, которая является одновременно сигналом "Выбор кристалла" иподается на вход "Выбор кристалла"оперативного запоминающего устройст"ва 10. Сигнал "Выбор кристалла" выбирает требуемую микросхему из оперативного запоминающего устройства 10,состоящего из ряда микросхем. Подачауправляющего сигнала на вход разрешения записи при наличии сигнала "Выбор 58 ькристалла" на вход разрешения записипри наличии сигнала "Выбор кристалла"осуществляет операцию записи. Такимобразом, происходят преобразованиеинтервалов времени между импульсамиФазомодулированной импульсной последовательности в двоичный код и записьэтого кода в оперативное запоминающее устройство 10,Емкость оперативного запоминающегоустройства определяется по формулеС = Т/То р, где Т - время циклазаписи; Т - среднее время междусоседними импульсами Фазомодулированной импульсной последовательности,Например, чтобы записать звуковойсигнал с граничной верхней частотой2,5 кГц, в течение цикла записи,например, 10 с необходимо оперативное запоминающее устройство емкостью50000 бит, при этом число разрядовдолжно быть 8-12.Сосчитав, например, 50000 импульсов Фазомодулированной импульснойпоследовательности счетчик 9 адресаформирует на выходе дешифратора 12сигнал, который через элемент 8 подается на первый вход счетчика 9 адресаи обнуляет его. Кроме того, этот сигнал подается на первый вход коммутатора 7 и устанавливает его в такоеположение, что на его первом выходепоявляется сигнал "Лог.1", а на втором выходе сигнал "Лог,О". Сигнал"Лог.О" закрывает ключ 20 и элемент11, запрещая при этом запись в оперативное запоминающее устройство 10,а сигнал "Лог.1" поступает на входключа 21 и открывает его, при этомвторой вывод конденсатора 19 замыкается на общую шину,При замыкании второго вывода конденсатора 19 на общую шину на второмвыходе коммутатора 4 появляется последовательность импульсов, при этомпериод следования импульсов зависитот величины емкости конденсатора 19,Кроме того, величина емкости конденсатора 19 определяет скорость считывания информации (уменьшение, увеличение) в оперативном запоминающемустройстве 10.Последовательность импульсов, снимаемая с второго выхода коммутатора4,поступает на вход "Выбор кристалла"оперативного запоминающего устройства 10 и на второй вход счетчика 9адреса, который преобразует десятичное выражение числа импульсов, про1411958 10 15 20 25 30 35 40 45 5055 Таким образом, благодаря уменьшению скорости передаваемого сообщения при Формировании фазоимпульсного сигнала можно осуществить повышения помехоустойчивости и достоверности передаваемого сообщения путем уменьшения влияния селективных замираний сигнала, связанных с флуктуацией отдельных частотных составляющих спектра, и путем уменьшения реверберационных помех. шедших на его второй вход в параллельный двоичный код. Таким образом,кодовая комбинация, образующаяся напервых выходах счетчика 9 адреса,поступает на адресные входы оперативного запоминающего устройства 10.При подключении первой ячейкипамяти оперативного запоминающегоустройства 10 на его информационныхвыходах формируется кодовая комбинация, которая через цифроаналоговыйпреобразователь 17 преобразуется впостоянный уровень напряжения. Этотуровень напряжения воздействует наэмиттер транзистора 22 до тех пор,пока конденсатор 19 не разрядитсядо определенного (нулевого) уровня,при котором на выходе пороговогоблока 6 образуется перепад напряжения от потенциала "Лог.1" до потенциала Лог,0". Этот перепад напряжения воздействует на коммутатор 4 так,что на его втором выходе появляетсяимпульс, который переводит счетчик9 адреса в такое состояние, что воперативном запоминающем устройстве10 подключается следующая ячейка памяти. С этой ячейки памяти считывается новая кодовая комбинация и подается на информационные входы цифроаналогового преобразователя 17, которыепреобразуют новую кодовую комбинациюв постоянный уровень напряжения. Этотуровень напряжения воздействует натранзистор 12, изменяя при этом время разряда конденсатора 19. Далее.процесс формирования Фазомодулированной импульсной последовательностипродолжается до тех пор, пока не будет подана команда "Пуск".Транзистор 22 выполняет две функции: обеспечивает линейный разрядконденсаторов 18 и 19, что способствует повышению линейности модуляции,и является модулятором в процессесчитывания информации с оперативногозапоминающего устройства 10,Кроме того, уменьшение скорости передачи сообщения при телефониотелеграфной связи приводит к увеличению дальности связи,Предлагаемое устройство обеспечивает более высокую линейность модуляции, что улучшает достоверность передаваемых сообщений. Формула из обретения Устройство фазоимпульсной модуляции, содержащее соединенные последовательно генератор опорной частоты, первый элемент совпадений и счетчик импульсов, второй вход которого соединен с первым входом первого коммутатора, второй вход которого соединен с выходом порогового блока, а первый выход - с вторым входом первого элемента совпадений, первый конденсатор, первый вывод которого соединен с первым выводом стабилизатора разрядного тока, второй вывод которого соединен с общей шиной, дешифратор и первый ключ, о т л и ч а ю - щ е е с я тем, что, с целью повышения достоверности передаваемой информации, в него дополнительно введены второй и третий элементы совпадений, второй коммутатор, второй конденсатор, второй ключ, счетчики адреса и данных, элемент,ИЛИ, оперативное запоминающее устройство, цифроаналоговый преобразователь и амплитудно-импульсный преобразователь, выход которого соединен с входом порогового блока и первыми выводами обоих конденсаторов, первый вход - с входной шиной, а второй вход - с вторым выходом первого коммутатора, выходной шиной инверсного сигнала и первыми входами второго и третьего элементов совпадений, второй вход третьего из которых соединен с выходом генератора опорной частоты, а его выход - с первым входом счетчика данных, второй вход которого соецинен с выходной шиной прямого сигнала, первым выходом первого коммутатора и входом "Выбор кристалла" оперативного запоминающего устройства, третий вход - с выходом счетчика импульсов и его вторым входом, а информационные выходы - с информационными входами оперативного запоминающего устройства, адресные входы которого соединень; с первыми выходами счетчика адреса, вторые выходы которого соединены с входами дешифратора, вы 111958 1 Оход которого соединен с первыми входами элемента ИЛИ и второго коммута тора, вторые входы которых соединеныс шиной 1 Пуск"у выход элемента ИЛИ - , с первым входом счетчика адреса, первый выход второго коммутатора - с управляющим входом второго ключа, а его второй выход - с управляющим входом первого ключа и вторым входом второго элемента совпадений, выход которого соединен с входом разрешения записи оперативного запоминающего устройства, вход "Выбор кристалла"которого соединен с вторым входомсчетчика адреса, а инФормационныевыходы - с входами цифроаналоговогопреобразователя, выход которого соединен с управляющим входом стабили -затора разрядного тока, второй выводкоторого соединен с первыми выводамиобоих ключей, вторые выводы которыхсоединены соответственно с вторымивыводами первого и второго конденсаторов1411958 Составитель Е,БорзовТехред Л.Сердюкова Корректор Б1 ирн дактор О, Голов По о Заказ 3672 омитета СССР ог и открытиикая наб д,5 30 а едприят Тираж 928 1 ИИПИ Государствен по делам изобрет 35, Москва, Ж, оизводственно-полиграфическо ород, ул. Проектная