Rs-триггер — SU 1725364 (original) (raw)
( ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗО 2) 29.11.896) 07.04.92. Бюл. В 1371) Научно-производственное объединение по автоматизации горнорудных металлургических предприятий и энергетических объектов черной металлургии "Днепрчерметавтоматика"(56) Машлыкин В.Г., Чернихов Ю.В., Игнатенко А.Д., Либерман В,Л. Логические элементы на тиристорах с питанием от 3-фазной сети переменного тока. Приборы и системы управления, 1971, В 4, с. 36-38.Микросхемы интегральные полупроводниковые. Серия К 523. Руководство по применению. СТП ЩМ 005, 134 - 80. Запорожье: организация ТАММА", с, 67-69.( ) (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, ЙЗ-триггер содержит, два тиристорных логических элемента ИЛИ-НЕ 5 и 6, шины 1 и 2 источника двухтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формЫ, шину 3 источника постоянного напряжения. С целью увеличения помехоустойчивости по питанию в ЙЯ- триггер введены два логических элемента НЕ 7 и 8, двухвходовой логический элемент И 9, элемент 10 задержки сигнала, шесть диодов 11-16 и два резистора 17 и 18, в каждый тиристорный логический элемент ИЛИ-НЕ введен дополнительный установочный вход 19,21 и новые функциональные у связи. 4 ил.С40 45 50 Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.Известен ВЯ-триггер на тиристорных логических элементах ИЛИ - НЕ с питанием от трехфазной сети переменного тока. Этот ВЯ-триггер при его реализации в монолитном исполнении имеет недостаток, заключающийся в малой устойчивости к дестабилизирующим воздействиям по логической единице.Известен также ВЯ-триггер на тиристорных интегральных логических элементах ИЛИ - НЕ серии К 523(К 52 ЗЛЕ 1), Данный ВЯ-триггер имеет недостаток, заключающийся в его чувствительности к отрицательным импульсным помехам по шинам питания в интервалах времени передачи информации от одного плеча триггера к другому,Цель изобретения- увеличение помехоустойчивости к действиям помех по шинам питания.Поставленная цель достигается тем, что в известный ВЯ-триггер дополнительно введены первый, второй элементы НЕ, двухвходовой логический элемент И, элемент задержки сигнала, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый диоды, одиннадцатый и двенадцатый резисторы, в каждый тиристорный логический элемент ИЛИ - НЕ введен дополнительный установочный вход, который соединен с управляющим электродом тиристора этого элемента, причем анод девятого диода подключен к первой шине импульсного трапецеидального напряжения питания, к которой подключен вход питания логического элемента И, анод десятого диода соединен с второй шиной импульсного трапецеидального напряжения питания, катоды девятого и десятого диодов подключены к входам питания элемента задержки сигнала и первого и второго элементов НЕ, общие входы которых соединены с общей шиной, первый вход двухвходового логического элемента И подключен к выходу первого тиристорного логического элемента ИЛИ - НЕ, выход второго тиристорного логического элемента ИЛИ - НЕ соединен с входом первого элемента НЕ, выход которого подключен к входу второго элемента НЕ, выход которого соединен с вторым входом двухвходового логического элемента И, выход которого через элемент задержки сигнала соединен с первыми выводами одиннадцатого и двенадцатого резисторов, вторые выводы которых соединены соответственно с анодами один 5 10 15 20 25 30 35 надцатого и двенадцатого диодов, катоды которых подключены соответственно к анодом тринадцатого и четырнадцатого диодо в, катоды которых соединены с дополнительными установочными входами соответственно первого и второго тиристорных логических элементов ИЛИ-НЕ,На фиг,1 представлена структурная схема ВЯ-триггера с развернутым изображением принципиальной схемы одного тиристорного логического элемента, ИЛИ - НЕ, на фиг.2 - 4 - временные диаграммы работы,ВЯ-триггер содержит первую и вторую шины 1 и 2 источника двух или трехтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы, шину 3 источника постоянного напряжения "Подпора", объединенную нулевую шину 4 обоих источников питания, два тиристорных логических элемента ИЛИ - НЕ 5 и 6, два транзисторных логических элемента НЕ 7 и 8, диодно-транзисторный двухвходовой логический элемент И 9, транзисторный элемент 10 задержки сигнала, диоды 11-16, резисторы 17 и 18. В тиристорный логический элемент ИЛИ - НЕ 5 введен дополнительный установочный вход 19, который соединен с управляющим электродом тиристора 20 элемента ИЛИ-НЕ 5, такой же дополнительный установочный вход 21 введен в тиристорном логическом элементе ИЛИНЕ 6; который соединен с управляющим электродом тиристора элемента ИЛИ - НЕ 6, К первой шине 1 источника питания подключен вход питания элемента ИЛИ - НЕ 5, к второй шине 2 подключен вход питания элемента ИЛИ - НЕ 6. Поджигающий электрод тиристора 20 через диод 22 (в непроводящем направлении) и резистор 23 подключен к шине 3 источника постоянного напряжения; аналогично к шине 3 подключен поджигающий электрод тиристора логического элемента ИЛИ - НЕ 6. Общие входы элементов ИЛИ - НЕ 5, 6 подключены к объединенной нулевой шине 4 обоих источников питания. Один вход элемента ИЛИ - НЕ 5 подключен к входной клемме 24 и является Я-входом ВЯ-триггера, выход элемента ИЛИ-НЕ 5 подключен к выходной клемме 25 и является инверсным выходом триггера,а также подключен к одному из входов элемента ИЛИ - НЕ 6; другой вход элемента ИЛИ - НЕ 6 подключен к входной клемме 26 и является В-входом триггера; выход элемента 6 подключен к второй выходной клемме 27 и является прямым выходом ВЯ-триггера, а также подключен к второмувходу элемента ИЛИ-НЕ 5,Аноды диодов 11 и 16 подключены, соответственно, к шине 1 и к шине 2. Катоды5 10 15 20 25 30 35 40 45 50 этих диодов объединены между собой и подключены к входам питания транзисторного элемента 10 задержки сигнала, транзисторных логических элементов НЕ 7 и 8. Общие входы элементов 7, 8 и 10 подключены к нулевой шине 4 источников питания. Вход питания диодно-транзисторного логического элемента И 9 подключен к аноду диода 11. Первый вход двухвходового диод- но-транзисторного логического элемента И 9 подключен к выходу 25 первого тиристорного логического элемента ИЛИ-НЕ 5 (инверсному выходу устройства), выход 27 второго тиристорного логического элемента ИЛИ-НЕ 6 соединен с входом первого транзисторного логического элемента НЕ 7, выход которого подключен к входу второго транзисторного логического элемента НЕ 8. Выход этого элемента 8 соединен с вторым входом диодно-транзисторного логического элемента И 9, выход которого через транзисторный элемент 10 задержки сигнала соединен с первыми выводами резисторов 17 и 18. Вторые выводы этих резисторов 17 и 18 соединены соответственно с анодами диодов 13 и 14, катоды которых подключены соответственно к анодам диодов 12 и 15, Катод диода 12 соединен с дополнительным установочным входом 19 тиристорного логического элемента ИЛИ - НЕ 5, катод диода 15 соединен с дополнительным установочным входом 21 тиристорного логического элемента ИЛИ-НЕ 6,На временных диаграммах работы ВЯ- триггера обозначено О 1 - напряжение на шине 1 источника питания; Ог - напряжение на шине 2 источника питания; О 2 б - напряжение на инверсном выходе 25 ВЯ-триггера; Оп - напряжение на прямом выходе 27 ВЯ- триггера; О 24 - напряжение на Я-входе 24 ВЯ-триггера; О 26 - напряжение на В-входе 26 ВЯ-триггера; Ов - напряжение на выходе транзисторного логического элемента НЕ 8; Од - напряжение на выходе диодно-транзисторного логического элемента И 9; 010 - напряжение на выходе транзисторного элемента 10 задержки сигнала (только на фиг.3, 4).Устройство работает следующим образом.Примем, что при первоначальном включении источника напряжений питания ВЯ- триггер, выполненный на тиристорных логических элементах ИЛИ-НЕ 5 и 6, установится в такое положение, при котором сигнал на инверсном выходе 25 ВЯ-триггера равен логической единице, а сигнал на его прямом выходе 27 равен логическому нулю.Временная диаграмма функционирования предлагаемого устройства в условиях отсутствия импульсных помех по шинам питания приведена на фиг.2. При подаче на Я-вход 24 устройства одиночного сигнала, сформированного, например, из напряжения шины 2 источника питания (2-й фазы), тиристорный логический элемент ИЛИ - НЕ 5 включается в начале следующего периода его напряжения питания (1-й фазы) и запоминает поданный сигнал до конца этого периода. Соответственно, тиристорный логический элемент ИЛИ-НЕ 6 выключается в конце периода его напряжения питания (2-й фазы) и не получив в начале следующего периода сигнал управления от тиристорного логического элемента ИЛИ-НЕ 5 не включается, Это приводит к тому, что тиристорный логический элемент ИЛИ - НЕ 6 будет теперь включать тиристорный логический элемент ИЛИ-НЕ 5 в начале последующих периодов его напряжения питания, т,е, устройство переходит в другое устойчивое состояние, при котором на прямом выходе 27 ВЯ-триггера сигнал равен логической единице, а на инверсном выходе 25 сигнал равен логическому нулю.Переход ВЯ-триггера в первоначальное состояние происходит под действием поданного на В-вход 26 устройства одиночного сигнала, сформированного из напряжения шины 1 источника питания, и протекает аналогично описанному переходу. В качестве сигналов, которые подаются на Я- и В- входы устройства могут быть использованы как одиночные импульсы напряжения, так и серии этих импульсов, а также сигналы постоянного напряжения.На фиг.2 показано, что в рассматриваемом режиме работы устройства (отсутствие помех по шинам питания) его функционирование не нарушается от использования в составе ВЯ-триггера элементов 7 - 10, так как в данном режиме его работы сигнал на одном из входов диодно-транзисторного элемента И 9 всегда равен логическому нулю и, соответственно, сигнал на выходе элемента И 9 также равен логическому нулю и, следовательно, воздействие на дополнительные установочные входы 19 и 21 логических элементов ИЛИ - НЕ 5 и 6 через транзисторный элемент 10 задержки не поступает,Повторитель, выполненный на двухтранзисторных логических элементах НЕ 7 и 8, предназначен для исключения возможности "залипания" тиристора логического 55 элемента ИЛИ - НЕ 6 в конце периода егонапряжения питания в случае, когда элемент ИЛИ - НЕ 6 находится во включенном состоянии и ВЯ-триггер под действием сигнала на Я-входе 24 должен перейти в другое устойчивое состояние.На фиг.З приведена временная диаграмма функционирования ВЗ-триггера в условиях воздействия на него импульсных помех, поступающих от сети по шинам питания. Устройство находится в одном из двух возможных для него устойчивых состояниях, при котором сигнал на прямом выходе 27 равен логическому нулю, а на инверсном выходе 25 - логической единице,При поступлении по шинам 1 и 2 питания импульсных помех, например, экспоненциальной формы в моменты времени, не совпадающие с интервалами времени, в которые информация от тиристорного логического элемента ИЛИ - НЕ 5 передается тиристорному логическому элементу ИЛИ - НЕ 6, какие-либо изменения в функционировании устройства не появляются.При появлении отрицательной импульсной помехи с амплитудой большей по величине, чем 10 оамплитудного значения напряжения питания, пришедшей в интервал времени, когда тиристорный логический элемент ИЛИ - НЕ 5 передает информацию на тиристорный логический элемент ИЛИНЕ 6, т.е, включает его в 1-27 импульсного трапецеидального напряжения 2-й фазы тиристорный логический элемент ИЛИ - НЕ 6 не включится и напряжение на выходе 27 устройства начинает возрастать, Соответственно включается транзисторный логический элемент НЕ 7 и выключается транзисторный логический элемент НЕ 8, Таким образом, на обоих входах диоднотранзисторного элемента И 9 сигналы имеют значения равные логической единице, На выходе элемента И 9 сигнал также принимает значение равное логической единице.Единичный сигнал с выхода диоднотранзисторного элемента И 9 через транзисторный элемент 10 задержки, резистор 17 и диоды 13 и 12 поступает на дополнительный установочный вход 19 тиристорного логического элемента ИЛИ - НЕ 5, а также через резистор 18, диоды 14 и 15 на дополнительный установочный вход 21 тиристорного логического элемента ИЛИ - НЕ 6 и включает оба тиристора этих элементов.Так как при данном направлении передачи единичного сигнала от элемента ИЛ Ив НЕ 5 к элементу ИЛИ - НЕ 6 напряжение питания 2-й фазы, от которой питается элемент ИЛИ - НЕ 6, отстает от напряжения питания 1-й фазы, например, на 100 - 130 эл,град, в случае использования трехтактной системы импульсных напряжений питания, то элемент ИЛИ - НЕ 5 выключается первым. После паузы в напряжении питания 5 10 15 20 25 30 35 40 45 50 55 элемента ИЛИ - НЕ 5 напряжение на его выходе 25 начинает увеличиваться до своего максимального значения. Этим напряжением включается в начале следующего периода напряжения 2-й фазы элемент ИЛИ - НЕ 6, устройство вернулось в исходное состояние, т.е, предложенный ЯЯ-триггер не сбивается под действием единичной импульсной помехи по сети питания,Для устранения возможных "гонок", заключающихся в том, что под действием сигнала с выхода элемента 10 элемент ИЛИ - НЕ 5 включится и выключит элемент И 9, а элемент ИЛИ - НЕ 6 не успеет включиться,в предложенное устройство введен указанный выше транзисторный элемент 10 задержки, который представляет собой узел, имеющий задержку на выключение сигнала.Как видно из временной диаграммы, приведенной на фиг,З, появление отрицательных импульсных помех, с амплитудой большей по величине, чем 10 оамплитудного значения напряжения питания, в соседние, следующие друг за другом интервалы времени, когда элемент ИЛИ - НЕ 5 передает информацию на элемент ИЛИ - НЕ 6, т.е. включает его, не приводит к необратимому сбою предложенного устройства, так как после окончания этого блока помех ЙЗ-триггер возвращается в исходное состояние,На фиг.4 приведена временная диаграмма функционирования КЯ-триггера, который находится в другом устойчивом состоянии (сигнал на прямом выходе 27 равен логической единице, а на инверсном выходе 25 - логическому нулю) в условиях воздействия на него импульсных помех, поступающих по шинам питания.Поведение КЯ-триггера в этих условиях аналогично описанному режиму его работы, Следует отметить, что при имеющемся в данном состоянии ВЯ-триггера направлении передачи единичного сигнала от элемента ИЛИ - НЕ 6 к элементу ИЛИ - НЕ 5, элемент ИЛИ - НЕ 6 выключится первым, после того как оба эти элемента были включены под действием сигнала помехи, имеющего величину большую, чем 10 амплитудного значения напряжения питания, который появился именно в интервал времени передачи информации от элемента ИЛИ - НЕ 6 к элементу ИЛИ-НЕ 5. После паузы в напряжении питания элемента ИЛИ - НЕ 6 напряжение на его выходе увеличивается до своего максимального значения, Этим напряжением включается в начале следующего периода напряжения 1- й фазы элемент ИЛИ - НЕ 5, Устройство вернулось в исходное состояние, т.е,5 10 предложенный ВЯ-.триггер и в этом состоянии не сбивается под действием единичной импульсной помехи по сети питания.Как видно далее из временной диаграммы, приведенной на фиг.4, появление импульсных помех с амплитудой, большей по величине, чем 10 оамплитудного значения напряжения питания, в соседние, следующие друг за другом, интервалы времени, когда элемент ИЛИ-НЕ 6 передает информацию на элемент ИЛИ - НЕ 5, т,е. включает его, не приводит к необратимому сбою предложенного устройства, так как после окончания этого блока помех ЯЯ-триггер возвращается в исходное состояние,Таким образом, предлагаемое устройство обладает, по отношению к известному, повышенной устойчивостью к импульсным помехам, поступающим по сети питания.Использование предложенного ЯЯ- триггера облегчает обеспечение электромагнитной совместимости устройств автоматики, выполненных на этих элементах, с окружающим электрооборудованием в производственных условиях,Формула изобретения ВЯ-триггер, содержащий первую, вторую шины источника двухтактных взаимно перекрывающихся импульсов напряжения трапецеидальной формы; первый и второй логические элементы ИЛИ - НЕ, каждый из которых выполнен на тиристоре, анод которого через первый резистор соединен с соответствующей шиной импульсного трапецеидального напряжения питания, через второй резистор - с базой выходного транзистора, коллектор которого через третий резистор подкл.ючен к соответствующей шине импульсного трапецеидального напряжения питания, а эмиттер - к выходу элемента, который соединен с катодом первого и анодом второго диодов, анод и катод которых соединены соответственно с общей шиной и анодом тиристора, который подключен к катоду третьего диода, анод которого соединен с общей шиной и катодом тиристора, управляющий электрод которого через четвертый резистор подключен к общей шине, к которой подключен эмиттер входного транзистора, база которого через пятый резистор соединена с общей шиной, а коллектор - с анодом четвертого диода и первым выводом шестого резистора, второй вывод которого подключен к катодам первого, второго входных диодов, аноды которых соединены с первым и вторым входами элемента, база входного транзистора подключена к эмиттеру первого транзистора и через седьмой резистор - к базе первого 15 20 25 30 35 40 45 50 55 транзистора; коллектор которого через восьмой резистор подключен к соответствующей шине импульсного трапецеидального напряжения питания, которая через девятый резистор подключена к последовательно соединенным в прямом включении пятому, шестому и седьмому диодам, катод седьмого диода подключен к базе первого транзистора, катод четвертого диода соединен с управляющим электродом тиристора,поджигающий электрод которого подключен к катоду восьмого диода, анод которого через десятый резистор соединен с шиной источника постоянного напряжения, первый вход первого логического элемента ИЛИ - НЕ подключен к первому входу триггера, выход этого элемента соединен с первым выходом устройства и с первым входом второго логического элемента ИЛИ - НЕ, второй вход которого подключен к второму входу триггера, выход второго логического элемента ИЛИ - НЕ соединен с вторым выходом триггера и с вторым входом первого логического элемента ИЛИ - НЕ, о тл и ч а ющ и й с я тем, что, с целью увеличения помехоустойчивости к действиям помех по шинам питания, в него дополнительно введены первый, второй элементы НЕ, двухвходовой логический элемент И, элемент задержки сигнала, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый диоды, одиннадцатый и двенадцатый резисторы, в каждый тиристорный логический элемент ИЛИ - НЕ введен дополнительный установочный вход, который соединен с управляющим электродом тиристора этого элемента, причем анод девятого диода подключен к первой шине импульсного трапецеидального напряжения питания, к которой подключен вход питания логического элемента И, анод десятого диода соединен с второй шиной импульсного трапецеидального напряжения питания, катоды девятого и десятого диодов подключены к входам питания элемента задержки сигнала и первого и второго элементов НЕ, общие входы которыхсоединены с общей шиной, первый вход двухвходового логического элемента И подключен к выходу первого тиристорного логического элемента ИЛИ-НЕ, выход второго тиристорного логического элемента ИЛИ - НЕ соединен с входом первого элемента НЕ, выход которого подключен к входу второго элемента НЕ, выход которого соединен с вторым входом двухвходового логического элемента И, выход которого черезэлемент задержки сигнала соединен с первыми выводами одиннадцатого и двенадцатого резисторов, вторые выводы которых соединены соответ1725364 12 Кг 50 ственно с анодами одиннадцатого и двенадцатого диодов, катоды которых подключены соответственно к анодам тринадцатого и четырнадцатого диодов, катоды которых сое-. динены с дополнительными установочными входами соответственно первого и второго тиристорных логических элементов ИЛИНЕ.514 1725364 Составитель Ю.ЧерниховТехред М,Моргентал Корректор Э.Лончакова Редактор Н.Химчук Заказ 1184 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101