Интегрирующей — Метка (original) (raw)
Патенты с меткой «интегрирующей»
Экстраполятор приращений для цифровой интегрирующей лашиньг
Номер патента: 244735
Опубликовано: 01.01.1969
МПК: G06F 7/64
Метки: интегрирующей, лашиньг, приращений, цифровой, экстраполятор
...интегрирования и выдачи значащих частей соответствующих разностей.Ниже приводится алгоритм, описывающий работу предлагаемого экстраполятора приращений:244735 47 Р(е+2)для вычисленияЬу7 Р(Е+1)Приращение , поступающее на5 Лувход 1 экстраполятора, складывается на сумЧР;маторе 2 с инвертированным значениемЛу 10 проходящим через преобразователь 10 кода7 Р(е+ 1)из регистра 13. В то же время + поЬуступает в регистр 1 З и запоминается в нем до следующего шага. Полученная с помощью сумматора 2 разность приращенийупоступает на вход сумматора 3 и складывает 7 Р(е+1)ся с () . На выходной шине 1 б суммато- ру С выхода сумматора 2 разность Еупоступает на вход сумматора 4 и склады 72 Р,вается с инвертированным значением 30 проходящим через...
Устройство для выделения приращений цифровой интегрирующей мащины
Номер патента: 341024
Опубликовано: 01.01.1972
МПК: G06F 17/17, G06F 7/544
Метки: выделения, интегрирующей, мащины, приращений, цифровой
...точности вычислений в предложенное устройство введены узел выделения приближенного значения приращения, узел выделения труппы старших разрядов, подключенные к узлу управления, и блок памяти, один вход которого подключен непосредственно к узлу выделения,приолиженного значения приращения, а другой вход через коныонктивные элементы - к узлу выделения труппы старших разрядов,В предлатаемом устройстве многоразрядные приращения ЛЛ = ол ся без зао времени вместе с поступлением роиства для щений.а который й подается пает ситнал ются тактовыход б, сения, выход разрешениявыход 8, с равляющий узлы, узел 9 дов нз кода ок 11 памяного значе341024 10 Предмет изобретения Составитель В. Орлов Ры балова екред Т. Уско Реда орректор А. Васильева Заказ...
Интегратор для параллельной цифровой интегрирующей машины с электронной коммутацией
Номер патента: 388278
Опубликовано: 01.01.1973
МПК: G06F 7/64
Метки: интегратор, интегрирующей, коммутацией, параллельной, цифровой, электронной
...сумм на выходе второго накапливающего сумматора (столбец 16), В столбце 17 показан код коррекции переданных старших разрядов приращения. Этот код может принимать три значения +1; О; - 1.Работает интегратор так, что вычисление приращения интеграла и передача этого приращения в другие интеграторы совмещены во времени. Это достигается путем такой организации вычислительного процесса, когда получение полного значения приращения интеграла осуществляется за несколько циклов, в каждом из которых определяется новая пара разрядов приращения и одновременно передается в другие интеграторы пара, вычислен 5 10 15 20 25 30 35 40 45 50 у 60 65 ная в предыдущем цикле. В связи с этим под полным шатом и 1;тегрпрованя поилмается процесс формирования и...
Устройство для выфода данных цифровой интегрирующей структуры
Номер патента: 506849
Опубликовано: 15.03.1976
Авторы: Авдеев, Лавриненко, Макаревич
МПК: G06F 3/12
Метки: выфода, данных, интегрирующей, структуры, цифровой
...решения ЦИС,Коммутатор 14 предназначен для выполнения,построения соединительных путей междукакими-либо входами и выходами решающихблоков. Часть выходов коммутатора используется для одновременного вывода нескольких результатов решения на печать, Такимобразом, коммутатор обеспечивает набор любой задачи на ЦИС и параллельный вывод нескольких чисел на печать.Работа устройства происходит следующимобразом, Перед началом работы ЦИС происходит настройка коммутатора 14 на соединение требуемых выходов решающих блоков13 - 13, числа которых должны выводитьсяна печать в процессе решения, с теми выходами коммутатора, которые соединены с блоком2 памяти устройства,Клавиатура пульта блока 6 управления служит для набора кода Интервал печати, Онопределяет...
Вычислительное устройство цифровой интегрирующей структуры
Номер патента: 518781
Опубликовано: 25.06.1976
Авторы: Гузик, Каляев, Крюков, Максименко, Плотников
МПК: G06J 1/02
Метки: вычислительное, интегрирующей, структуры, цифровой
...сигнал и если из блока 4 пормвлиэации и переполнения поступает в блок 7 сигнал О том что мантисса подынтегрвльиой функции В блок.8 не нормализована, то блок 7 Выдает управляющие сигналы: В блок 8 хрвцени 1 по дынтегральной функции, при котг.о 1 /11- тисов ПДЫНЕГРВ 1 ЬИОй фУ 1 К/т 1/И СДВ//"аэт и ВлеВО на Один разряд и порядок "меньша - ется на единицу," В блок 10, прп котором значение порядка переменной 11/твг.:роп. - ния уменьшается на единицу; В бток 1;:ркотором порядок входных прирвце г;1 1)ь/нтегральной функции увеличиваетсп на е/)ш/11- цу, Все эти действия Выпол 1)1).)тся пе тех пор пока значение порядка /е)е)е/,:1/о. 1111-. тегРиРованиЯ вблоке 10 не св/1= Рв)1)м нулю или пока из блока 4 пс с-,тп)От с/11-".1);, О том, что...
Интегрирующее устройство интегрирующей машины последовательного типа
Номер патента: 526927
Опубликовано: 30.08.1976
МПК: G06J 1/02
Метки: интегрирующее, интегрирующей, последовательного, типа
...ц квантования ИУ в блок храцсц.я . ацтова- ных значений приращений и остатков У поступают квацтовацные и экстраполированные прирацец я ц цовый остаток квантования.В предлагаемом интегрирующем устройстве алгоритм функционирования может быть представлен в виде; 5ь рг (Е-.1)У р (Е - 1)ЛУП, ре 1, если р)й;ЛУ 10 П" , если е(АЛУЛУаг(Е) ЛУ20 ег. =О, 1 еее - 1;- М 1 21 р,(е 1) = У П+ (2)ттге+ )тр,е) Пу, +251 . - ЕтП Ч рт (Е 1)ус. 2ургЛУ ЛЯ.ргЕт (Е) Е 7 Е г (Е+1)- ЕЕ 30 Чрг(Е 1) ЧУрг(Е - ) Чг(Е - ) ЛУ ЛУ ЛУ а=О, 1 ее( - 1; 35 Ф т(Е.1)1 1 Фрд(е+1) ( 1 иЬУ Ее (Е . 1) Ч (Е Ц 40 Е (Е, 1) -1Ег (Е 1)У, ОУЫгде Прг, П, - коммутационные признаки выборки приращении переменных Ур и У в К- ом интегрировании;в 0 Ург(е+) - значение подынтегральцой...
Ячейка интегрирующей структуры для решения уравнения лапласа
Номер патента: 574733
Опубликовано: 30.09.1977
Авторы: Золотовский, Коробков
МПК: G06J 1/02
Метки: интегрирующей, лапласа, решения, структуры, уравнения, ячейка
...которое поступает на интегральные входы интеграторов 5 и 6, выполняем первый шаг интегрирования. После выполнения этого шага каждой ячейкой получаем искомую функцию на прямой. Полученные с выхода интегратора 6 приращения поступают на вход блока 4, туда же подаются приращения из правой и левой ячеек, 1-1 а выходе блока 4 ячейки формируется приращение второй производной, которое поступает на подынтегральный вход интегратора 5, что позволяет сформировать новое значение второй производной. В накопителе формируется значение функции для точки. Затем приходит второе приращение, третье и т, д. Процесс повторяется до тех пор, пока не будет достигнута противоположная граница.После этого полученное значение функции из накопителя 7...
Устройство сопряжения интегрирующей машины с цифровой вычислительной машиной
Номер патента: 599273
Опубликовано: 25.03.1978
МПК: G06J 3/00
Метки: вычислительной, интегрирующей, машиной, сопряжения, цифровой
...перестройку структуры интегрнрую 4щей ь ашнныпо командам коммутации, передаваемым из ЦВМ 2; устройства 20 управления, выполняющего синхронизацию работы решающих блоков 18, - 18, управление режимомотработки начального участка интегрированияф и определение времени решения интегрирующеймашины 1,Работа устройства сопряжения происходитпри выполнении ЦВМ 2 команд обращения кинтегрирующей машине 1, С помощью этихкоманд со стороны ЦВМ 2 через устройство сопряжения осуществляются разнообразные функции управления интегрирующей машины 1,Перед вводом числовой информации (начальных значений) и команд настройки в решающие блоки 18 - 18 - команд коммутации в%. блок 10 управления коммутацией н кода Т,задающего время решения интегрирующей машины,...
Решающий блок цифровой интегрирующей структуры
Номер патента: 600573
Опубликовано: 30.03.1978
Авторы: Гинзбург, Гузик, Диомидов, Евтеев, Крюков, Румянцев, Силантьев, Яровой
МПК: G06J 1/00
Метки: блок, интегрирующей, решающий, структуры, цифровой
...8 хранения остатка интеграла, выход которого соединен со входом элемента И 13, второй вход которого соединен с шиной 20 потенциала считывания,Выход узла 9 выделения выходных приращений соединен с шиной 17 выхода решающего блока.Рассмотрим работу решающего блока.Приращения подынтегральной функции поступают по шине 16 на входы сумматора 1 входных приращений. Сумма приращений, полученных в сумматоре 1, поступает на вход сумматора 2 подынтегральной функции, на второй вход которого поступает информация из регистра 3 хранения подынтегральной функции, проходящая через элемент ИЛИ 14, с выхода сумматора 2 приращения подынтегральной функции поступают в регистр 3 и на вход узла 5 умножения. Элемент И 10 закрыт. В узле 5 умножения образуется...
Решаюший блок цифровой интегрирующей структуры
Номер патента: 646354
Опубликовано: 05.02.1979
Авторы: Гузик, Каляев, Криворучко, Крюков, Максименко
МПК: G06J 1/02
Метки: блок, интегрирующей, решаюший, структуры, цифровой
...элементы задержки 9, 10, информационные входы 11,12, 13, управляющие входы 14, 18,информационный выход 16, управляюший выход 17.Устройство работает следующимобразом.По сигналу, поступающему иэ масютабного узла" 8 в сумматор 1, происходит выдыение восьмеричного кода числа "входных приращений, которое поступа- .ет на вход сумматора 2, где происходит сложение со значением содержимогорегистров 3, поступающего на входысумматора.2 в восьмеричйом коде, Йолученное в сумматоре 2 значениейодын-.теграиьной функции в восьмеричном коде поступает на входы умножителя 4,где происходит его умножение на неза-,висимую переменную, постунающую повходу 13.,В сумматоре 8 происходит сложениеполученного в восьмеричном коде послеумножителя 4 приращения интеграла...
Решающий блок цифровой интегрирующей структуры
Номер патента: 650085
Опубликовано: 28.02.1979
Авторы: Гузик, Каляев, Криворучко, Крюков, Максименко
МПК: G06J 1/02
Метки: блок, интегрирующей, решающий, структуры, цифровой
...на вход узла 9, на второй вход которого поступает приращение машинной переменной с шины 19. Узел 9 пропускает приращения машинной переменной через узел 10 на шину 2 без изменения в случае, если значение подынтегральной функции положительно. В случае отрицательного значения подынтегральной функции узел 9 производит переадресацию приращений машинной переменной, т, е. положительное приращение поступает по отри О цательной шине, а отрицательное по положительной.В режиме цифрового интегрирования содновременным умножением на постоянный коэффициент меньше единицы по шине 17 55 через узел 5 в узел 2 заносятся начальныеданные, по шине 23 в регистр 11 заносится постоянный коэффициент, а по шине 20 в регистр б - соответствующий код.Приращения...
Устройство для связи интегрирующей машины с электронной вычислительной машиной
Номер патента: 691890
Опубликовано: 15.10.1979
Автор: Авдеев
МПК: G06J 3/00
Метки: вычислительной, интегрирующей, машиной, связи, электронной
...решающих блоков, определяе мых видом дифференциальных уравнений.Ввод начальных значений подинтегральной функции из ЭВМ в блок эапомина" ния информации 12 выполняется следую щим образом. Предварительно командойввода-вывода ЭВМ передается командакоммутации в блок дешифрации адреса 5,код операции которой определяет адрес ячейки памяти блока запоминания информаВвод (вывод) информации из ЭВМосуществляется по шинам интерфейса 2через блок сопряжения .1. Блок сопряжения 1 осуществляет непосредственноевзаимодействие с ЭВМ, преобразует по-,следовательность сигналов интерфейса икоды команд ввода-вывода ЭВМ в сигналы управления, необходимые для работы интегрирующей машины, хранит кодыкоманды ввода - вывода и состояния,декодирует и опознает...
Вычислительное устройство цифровой интегрирующей структуры
Номер патента: 703840
Опубликовано: 15.12.1979
Авторы: Гузик, Криворучко, Крюков
МПК: G06J 1/02
Метки: вычислительное, интегрирующей, структуры, цифровой
...Все эти действийвыполняются до тех пор, пока значение порядка приращения переменной интегрирования не станет рав-ным нулюЕсли же значение порядка приращения переменной интегрирования меньше нуля, то узел 12 производит анализ обратного масштабного сигнала со входа 19. На вход 19 данного вычислительного уст-: ройства поступают масштабные сигналы с выходов 18 тех последующихфф вычислительных устройств, входы 15 которых соедййены с выходом данного вычислительного устройства. Этот сигнал осуществляет контроль за выходом приращения за младшие разряды мантиссы подынтегральной функции. И если хбтя бы в одномиз 1 фпоследующихф устройств, соединенных с данным, появится этот сигнал, то он поступит на вход 19 и яа вход узла 1.2 данного устройства....
Устройство управления цифровой интегрирующей структуры
Номер патента: 789993
Опубликовано: 23.12.1980
Авторы: Гузик, Криворучко, Крюков, Пасичная
МПК: G06F 9/00
Метки: интегрирующей, структуры, цифровой
...И 12 блока 10, а так как всчетчик 11 блока 10 занесена величина (-а), отличная от нуля, а единичные выходы каждого разряда счетчика11 подключены ко входам элемента ИЛИ13 блока 10, то Сигнал с выхода этого элемента, пройдя через элемент ИЕ14 блока 10, запрещает прохождениесигналов через элемент И 17 блока 16,и одновременно сигнал с выхода элемента ИЛИ 13, задержавшись на полтактана линии 15 задержки, разрешает прохождение сигналов через элемент И 12Поэтому сигнал с выхода линии 24 задержки блока 16 проходит через элементИ 12 блока 10 и поступает на входсчетчика 11 и по выходу 31 - в вычислительные устройства ЦИС. В результате значение счетчика 1.1 блока 10изменяется на единицу, а и тех вычислительных устройства, вход переменной...
Модуль интегрирующей вычислительной структуры
Номер патента: 1101821
Опубликовано: 07.07.1984
Автор: Криворучко
МПК: G06F 7/64
Метки: вычислительной, интегрирующей, модуль, структуры
...узел выделения выходных приращений, первый и второй узлы масштабирования, причем первый и второй выходы коммутатора соединены соответственно с входом регистра настройки и входом первого узла масштабирования цифрового интегратора, З 5 а входы коммутатора соединены с ши:ной выбора процессора, шиной начальных данных и шиной сброса, выходы регистра настройки соединены соответственно с входом узла входных комму О таторов и первым входом узла выходных коммутаторов, второй вход которого подключен к выходу узла выделения выходных приращений цифрового интегратора, группа входов узла входных коммутаторов соединена с четырьмя шинами входных приращений, а выходы подключены соответствено к входам второго узла масштабирования и узла...
Решающий блок цифровой интегрирующей структуры
Номер патента: 1104514
Опубликовано: 23.07.1984
Авторы: Гузик, Евтеев, Криворучко, Секачев
МПК: G06F 7/64
Метки: блок, интегрирующей, решающий, структуры, цифровой
...выходом пятогоэлемента И, а нулевой выход - с третьим входом первого элемента И узла 15масштабирования, второй вход третьего элемента ИЛИ и второй вход четвертого элемента ИЛИ соединены с вхо.дом сброса решающего блока, а вторыевходы третьего, четвертого, пятого 20и шестого элементов И соединены свходом конца итерации решающего блока.На фиг, 1 представлена функциональная схема решающего блока цифровой 25интегрирующей структуры; на фиг. 2 -функциональная схема узла масштабирования; на фиг. 3 - схема коммутатора; на фиг. 4 - схема узла квантования; на фиг, 5 - схема объединениярешающих блоков для вычисления синусно-косинусных преобразований,В состав решающего блока (фиг. 1)входят узел 1 масштабирования, сумматор 2 подынтегральной функции,...
Модуль интегрирующей вычислительной структуры
Номер патента: 1257641
Опубликовано: 15.09.1986
Авторы: Богачева, Гузик, Криворучко
МПК: G06F 7/64
Метки: вычислительной, интегрирующей, модуль, структуры
...между модулями осуществляется по двум каналам - положительному и отрицательному. Выходные элементы И 19 и 20 модулей выполняются по схеме с открытым коллектором, что позволяет простым объединением их выводов реализовывать Функцию "Монтажное ИЛИ 1, Схема соединения процессоров между собой представлена на фиг. 8, на которой два выхода у. каждого модуля - это выход 29 положительных приращений и выход 30 отрицательных приращений модуля (показаны лишь входы и выходы, обеспечивающие связь модулей между собой, а все остальные входы, обеспечивающие связь процессоров с другими устройствами ИВС, опущены),фКак видно из фиг. 8, выход 29 по - ложительных приращений каждого модуля через Монтажное ИЛИ, объединяющее погруппно по и модулей вруппе,7 125...
Ячейка интегрирующей структуры для решения уравнения лапласа
Номер патента: 1262521
Опубликовано: 07.10.1986
Авторы: Золотовский, Коробков
МПК: G06F 17/13
Метки: интегрирующей, лапласа, решения, структуры, уравнения, ячейка
...2, Интегрирование. При этом происходит интегрирование уравнений (4) в 25 интервале 0,1.1; Число шагов равно М = -- емкость счетчика, При дости 6 хжении границы 1 Ь-дх 1 состояние счетчика 14 равно (11110). Срабатываетз 0 дешифратор 12 и на его втором выходе появляется сигнал, который поступает на вход установки в единицу триггера 16. По сигналу с первого выхода дешифратора 15 триггер 16 переходит в единичное состояние, при этом разрешается работа умножителя 6, который формирует коррекцию начального значения. Одновременно разность с выхода вычитателя по сигналу с триггера 16 через элемент И 17 поступает на схему 19 сравнения, которая производит сравнение полученной разности с нулем. Если разность равна нулю, то на выходе схемы...
Способ коррекции функции преобразования измерительного преобразователя для интегрирующей системы
Номер патента: 1531112
Опубликовано: 23.12.1989
Автор: Куликов
МПК: G06G 7/186
Метки: измерительного, интегрирующей, коррекции, преобразования, преобразователя, системы, функции
...функции преобразования погрешности.Сущность предлагаемого способа состоит в следующем. Предварительно при нулевом корректирующем сигнале (2 = 0) на измерительный вход измерительного преобра зователя 1 подают подлежащий в дальнейшем интегрированию изменяюцийся во времени приближенный входной сигнал Х(с) и на его выходе с помощью статистического анализатора фиксиру ют на временном интервале от нуля до Тзначения начальных моментов И 31-го порядка 11 х; , необходимые для установления численного значения запоминаемого выходного сигнала У при осуществлении последуюо ьсзщей операции по коррекции функции преобразования измерительного преобразователя 1,Ратем при нулевом входном сигнале (Х = 0) непрерывно увеличивают корректирующий...