Микропроцессорных — Метка (original) (raw)
Патенты с меткой «микропроцессорных»
Устройство для вычисления временных интервалов микропроцессорных систем
Номер патента: 960781
Опубликовано: 23.09.1982
Авторы: Агронин, Глухов, Гуськов, Кабанов, Кравченко, Соболев, Шкамарда
МПК: G06F 1/04
Метки: временных, вычисления, интервалов, микропроцессорных, систем
...Необходимость 25 определения типа записи начальногосостояния в счетчик 4 или типа чтениясостояния счетчика 4 вызвана тем,что разрядность микропроцессорныхсистем, как правило, мала и составляет 8 или 16 разрядов. В то же время,.для повышения эффективности работы устройства в составе системыжелательно, чтобы счетчики 4 имелибольшую разрядностьВ данном устройстве разрядность счетчиков 4 может З 5 в два раза превышать разрядностьмикропроцессорной системы, в составекоторой работает устройство. В этомслучае начальное состояние может заноситься одной командой выводаиз 40 микропроцессорной системы только встаршие или только в младшие разряды,счетчика 4. Аналогично, одной командой ввода в микропроцессорную сис"тему может быть считано...
Устройство для контроля параллельных микропроцессорных интерфейсов
Номер патента: 1040489
Опубликовано: 07.09.1983
Авторы: Захаров, Ковбанюк, Середа, Ткаченко, Фролов, Шнигер
МПК: G06F 11/26
Метки: интерфейсов, микропроцессорных, параллельных
...1 управления устанавливает режим работы коммутаторов 5 и б эталонных и контролируемого интерфейсов 2-4 с помощью двух групп выходов регистра управляющих сигналов. Для эталонных и контролируемого интерфейсов это режимы приема или передачи информации. Первый коммутатор 5 служит для передачи информации из блока 1 управления на первый эталонный и контролируемый интерфейсы 2 и 4 либо для передачи информации с этих интерфейсов на блок 8 сравнения. Второй коммутатор б служит для обмена информацией второго эталонного интерфейса 3 с первым эталонным и контролируемым интерФейсами 2 и 4 для передачи информации с первого эталонного и контролируемого интерфейсов 2,4 на блок 8 сравнения. Блок 7 согласования сигналов служит для согласования...
Устройство контроля микропроцессорных блоков
Номер патента: 1042023
Опубликовано: 15.09.1983
Авторы: Березов, Сергеев, Чучман
МПК: G06F 11/22
Метки: блоков, микропроцессорных
...выхода. Триггер 17 маскивместе с элементом И 18 разрешаетили запрещает прием информации втриггер 13 данных, а также позволя 40 ет ю из проверки соответствующий вывод объекта при сравненииреакций. Элементы И-НЕ 19 и 20 служат для выбора источника данныхпри установке триггера 13,В 1 -й разряд блока 4 сравнения45 входят последовательно соединенныеэлемент И 21, сумматор 22 по модулюдва,и элемент И-НЕ 23,Элемент И 21 слчжит для выбораспособа проверки состояния 1 -го вывода проверяемого объекта (сравнение с состоянием вывода эталонного объекта нли с состоянием тригге 104202325 13 данных; З 25 - для хранения сигяалон синхронизации объектов, эталонных значений управляющих выходных сигналон объектов, данных, определяющих тип теста для...
Система для контроля микропроцессорных устройств
Номер патента: 1228108
Опубликовано: 30.04.1986
Авторы: Кудрявцев, Меркулов, Садовникова
МПК: G06F 11/26
Метки: микропроцессорных, устройств
...устройства устанавливается в "0" триггер 64, блокируя передачу адреса в контролируемое устройство и сбрасывая сигнал "Выдан адрес" (устанавливается уровень логической "1"). Одновременно по сигналу "Принят адрес" возбуждаются элементы ИЛИ-НЕ 90 и ИЛИ 86, устанавливая триггер 63 в "1", формирующий сигнал, разрешающий прохождение через первый блок 3 магистральных элементов.7 1Через 200 нс на элементе 82 задержки, элементе И-НЕ 67 и магистральном элементе 74 формируется сигнал "Выданы данные".Контролируемое устройство после приема данных вырабатывает сигнал Н ИПриняты данные , по которому в блоке асинхронного приема-передачи ЭВМ возбуждается элемент ИЛИ-НЕ 37, разрешая формирование сигнала лПриняты данные", а по цепи ИЛИ-НЕ 40...
Устройство для контроля микропроцессорных программных блоков
Номер патента: 1267424
Опубликовано: 30.10.1986
Авторы: Галуза, Донских, Лисинецкая, Стальнова
МПК: G06F 11/26
Метки: блоков, микропроцессорных, программных
...на низкой частоте.Перед началом испытаний на блоке14 задания режимов устанавливаютсякоды начального адреса контрольнойпрограммы и разрешения селекторов3515 и 16 для первой группы одноименных сигналов испытуемого и эталонного блоков. По нажатию кнопки Пуск"(не показано) блоки 4 и 5 начинаютвыполнение контрольной программы садреса, установленного на шине блока4 режимов.Блок 7 сравнения, выполняя поразрядное сложение по модулю два, выдает по каждому из разрядов единичныйсигнал при несовпадении значенийвходных сигналов соответствующих раз.рядов, т.е. в моменты несравненияпар входных сигналов. Элемент 17 ИЛИ,объединяющий выходы всех разрядовблока 7 сФормирует общий сигнал несравнения при несравнении любой парывходных сигналов блока 7,...
Цифровой измеритель скорости для микропроцессорных систем
Номер патента: 1269028
Опубликовано: 07.11.1986
Авторы: Акулич, Кузнецов, Пашкевич, Фурман
МПК: G01P 3/489
Метки: измеритель, микропроцессорных, систем, скорости, цифровой
...код скорости по следующемуалгоритму: 45Мг,= И -М + И,11где И,= Е Йф 1- )( Ф 1- код, формирующийся в арифметическом блоке 3 после прихода 50очередного импульса от датчика 1 перемещения;Н- код, хранившийся в арифметическом блоке 13 до прихода очередного импульса от датчика 1 перемещения;И;,=; 1, - код, сформированный счетчиком 5, за интервал времени между двумя последними импульсами от датчика 1 перемещения,- частота генератора импульсов 2;И;- код счетчика за интервалвремени с порядковым номером на 1 меньшим, чем номер рассматриваемого .интервала.Мультиплексор 11 служит для последовательной подачи в арифметический блок 13 кодов И,и Н;, Информация на выходную шину поступает через мультиплексор 12. Структура мультиплексоров 11 и 12...
Устройство для сопряжения микропроцессорных внешних устройств с каналом ввода-вывода эвм
Номер патента: 1278871
Опубликовано: 23.12.1986
МПК: G06F 13/14
Метки: ввода-вывода, внешних, каналом, микропроцессорных, сопряжения, устройств, эвм
...до завершения передачи блока данных. Прекращение передачи блока данных может произой.ти либо по обнаружению блоком 9 нулевого содержимого регистра 13, либо по инициативе канала, когда блок 9 получает от канала приказ Останов".Обмен данными типа "читать" выполняется аналогично, с той лишь разницей, что сначала осуществляется запуск блока 17 для чтения ячейки ОЗУ по адресу, хранимому в регистре 2, и записи полученного байта данных в регистр 16, а затем блок 9 органиэу 1278871ет передачу в канал байта данных через информационную шину 23.Временная диаграмма работы устройства на этапах начальной выборки, передачи байта данных как со стороны 5канала ввода-вывода, так и со стороны микропроцессорной магистрали, приведена на фиг. 6, где цифрами...
Устройство для отладки микропроцессорных систем
Номер патента: 1285482
Опубликовано: 23.01.1987
Авторы: Иванов, Уржумсков, Шалагинов
МПК: G06F 11/26
Метки: микропроцессорных, отладки, систем
...микроЭВМ 4 должна считать адрес, выданный микропроцессором на шину адресов, т.е, произвести ввод информации, следовательноСИМ = 1. При приходе отрицательногостроба ВВ на выходе элемента И-НЕ22 появляется сигнал низкого уровнякоторый поступает на вход ЧТ 8.4интерфейса 8. При этом происходитпередача старшего байта адреса,присутствующего на шине 1 адресов, спервого канала интерфейса на канал8.3 и через канал данных он вводится в микроЭВМ 4.После ввода старшего байта микроЭВМ 4 снимает сигналы с канала адресов и сигнал ВВ. При этом снимаютсясигналы СИП ( без задержки) и сигнал ЧТВторым шагом программы обработкипрерывания вводится младший байтадреса, что происходит аналогично,с той разницей, что биты АО и А 1 определяют...
Цифровой измеритель скорости для микропроцессорных систем
Номер патента: 1307339
Опубликовано: 30.04.1987
Авторы: Кузнецов, Назаров, Овод-Марчук, Пашкевич, Фурман
МПК: G01P 3/48
Метки: измеритель, микропроцессорных, систем, скорости, цифровой
...не ранее момента времениРТ, = 2 , где е - номер младшего разряда из подключенных к элементу ИЛИ бразрядов первого счетчика 2. При этомна первом выходе элемента И 9 присутствует уровень "1" и импульс дешифратора 8 поступает через этот элементИ на вход записи регистра 5. Записькода в регистр 5 соответствует окончанию интервала измерения, при этомсчетчики 2 и 3, триггер 10, триггеры коммутатора 4 устанавливаются висходное состояние,По первому импульсу датчика 7 кодна выходе второго счетчика 3 М = 21и по импульсу дешифратора "1" записывается в первый триггер коммутатора 4. Если к приходу данного импульсан разрядах счетчика 2 появляется уровень "1", то данные с выхода коммутатора записываются в регистр 5, Впротивном случае измерение...
Устройство контроля микропроцессорных блоков
Номер патента: 1332320
Опубликовано: 23.08.1987
Авторы: Андроник, Гремальский
МПК: G06F 11/263
Метки: блоков, микропроцессорных
...записываемой из блока 12 вводав регистр 47 команды.Хранимые тесты загружаются в блок10 памяти через блок 8 мультиплексорови блок 6 обработки информации. Приэтом адреса ячеек блока 10 принимаются от блока 12 ввода в счетчик 51 адресов. Модифицированная матрица переходных вероятностей и коды загружаются в память 40 и 42 соответственно,также через блок 8 мультиплексорови блок 6 обработки информации. Адреса памяти 40 модифицированной матрицы переходных вероятностей задаютсясчетчиками 38 столбцов и 39 строк, аадреса памяти 42 кодов - счетчиком41 адресов. При этом в память 40 загружается модифицированная матрицапереходных вероятностей А, получаемая следующим образом.Пусть задана простая однороднаяцепь Маркова Б = 1 Б;,= О,п,с матрицей...
Устройство для связи микропроцессорных модулей с магистралью
Номер патента: 1376093
Опубликовано: 23.02.1988
Авторы: Кукуруза, Никольский, Тимонькин, Ткаченко, Харченко
МПК: G06F 13/00
Метки: магистралью, микропроцессорных, модулей, связи
...в первый, второй и т,д, регистры блока 1.С выхода регистра 34.1 код номера ОМ выдается на выход 29.1 и элемент ИЛИ 36. 1. С выхода элемента ИЛИ 36.1 выдается единичный сигнал на выход 28,1. Тактовый импульс, записывающий код ОМ в регистр 34 с выхода элемента И 35.1, поступает на выход 27.1 блокаОдновременно с записью кода ОМ происходит запись кода заменяемого модуля в блок регистров ЗМ. Код номера заменяемого модуля с выхода 20.2 блока 9 поступает на информационный вход блока 2. С входам 20.2 блока 2 (Фиг. 3) код номера ЗМ выдается на информационный вход регистра 37, 1С выхода 31 элемента И 12 поступает единичный сигнал на управляющий вход регистра 37.1. Тактовый импульс с входа 27,1 блока 2 через элемент ИЛИ 38.1 поступает на,...
Устройство для контроля микропроцессорных цифровых блоков
Номер патента: 1383364
Опубликовано: 23.03.1988
Авторы: Борщевич, Гушан, Жданов, Мардаре, Морщинин, Сидоренко
МПК: G06F 11/08
Метки: блоков, микропроцессорных, цифровых
...триггера 24 появляется уровень логической 1, который подается на первый вход элемента И 26 и разрешает прохождение импульсов с генератора 25 тактов на вход синхронизации С триггера 28. Первый импульс, поступивший на вход синхронизации С триггера 28, устанавливает на его инверсном выходе уровень логической 1, обеспечив этим прохождение импульсов с выхода генератора 25 тактов через элемент И 30. Импульсы с выхода элемента И 30 через элемент ИЛИ 31 поступают на вторые входы формирователей 2 остатка группы 1 и группы 2, обеспечивая этим начальную загрузку регистров 33 сдвига. В течении первых г с тактов работы (г = количеству импульсов сдвига, д = количеству разрядов регистра 33 сдвига формирователей 2 остатка группы 1 и группы 2)...
Устройство для контроля микропроцессорных систем
Номер патента: 1425679
Опубликовано: 23.09.1988
Авторы: Бестемьянов, Добряков, Казимов, Лисенков, Шалягин
МПК: G06F 11/16
Метки: микропроцессорных, систем
...Джонсона 18, на входы синхронизации первого и третьего 0-триггеров ко-, торого поступает сигнал с выхода блока 19 формирования сигналов записи, При этом программное обеспечение построено таким образом, что каждое занесение контрольного слова в буферные регистры 2 и 3 должно быть не реже, чем за временной интервал, равный периоду сигнала на выходе счетчики 11, при этом момент появления сигнала записи произволен (фиг, 4) и зависит от длительности выполнения каждого из фрагментов программы, после которого формируется контрольное слово. В результате этого на выходе счетчика Джонсона формируется сигнал, инверсный сигналу на выходе счетчика 12 и на выходе элемента ИСКЛЮЧАЮЩЕЕ ЩЛЩ 16 формируется сигнал логической "1" (фиг. 4), который...
Устройство для отладки микропроцессорных систем
Номер патента: 1462326
Опубликовано: 28.02.1989
Авторы: Головень, Собкевич, Шелестов
МПК: G06F 11/28
Метки: микропроцессорных, отладки, систем
...вырабатывает стробирующий 20 сигнал, поступающий на дешифратор 58,разрешая выдачу одного из сигналоввыборки в линиях 64. При поступленииэтих сигналов в блок 12 памяти происходит запись информации, В случае 25 считывания информации из блока 12 памяти с коммутатора 7 по линии 63 поступает на схему 55 сигнал для выработки строба, разрешающего работу дешифратора 58, который формирует сиг- ЗО нал в одной из линий 64. При поступлении этих сигналов в блок 12 памятипроисходит считывание информации извыбранного банка. При программировании контрольных точек производится заЗ 5 лись информации в блок 12 памяти.При этом коды адресов и данных поступают с входов устройства 11 и 15 через коммутаторы 4 и 7, а запись происходит по приходу сигнала...
Устройство для стохастического контроля микропроцессорных цифровых блоков
Номер патента: 1506450
Опубликовано: 07.09.1989
Авторы: Борщевич, Гушан, Жданов, Мардаре, Морщинин
МПК: G06F 11/08
Метки: блоков, микропроцессорных, стохастического, цифровых
...При этом на двунаправленную шину данных с каждого иэ п блоков 1 через п блоков 4 определения входов-выходов подается псевдослучайная ш-последовательность. В течение времени формирования Кбит на информационном выходе блока 1 О происходит многократная (Краэ) подача одних и тех же тестовых команд (мультипликация) с различными (псевдослучайными) наборами данных на блок 11 через 1 блоков 4 определения входов-выходов. Ненулевое состояние каждого из и блоков 1 обеспечивается начальной загрузкой от формирователя 3. После установления на информационном выходе блока 10 К-го логического значения разряда команды на втором выходе строба записи блока 10 появляется импульс с высоким активным уровнем, который устанавливает повторитель 19 с тремя...
Устройство для анализа логических состояний микропроцессорных систем
Номер патента: 1524053
Опубликовано: 23.11.1989
МПК: G06F 11/00
Метки: анализа, логических, микропроцессорных, систем, состояний
...33 сигнала логической "1" Если режим работы устройства организован таким образам, гто запись в запоминающее устройство 35 происходит, пока не выполнилась цепочка условий, то триггер 33 предварительно устанавливается в состояние "0" и этог режим называется "Останов". При паяцлении на второгг входе триггера 33 сигнала логической "1" триго ер устаианливае-ся ви блокичуетсз работа счетчика 32, Ззпоггинающее устройство 35 переводится н режим чтения, а адрес ячейки памяти запоминающего устройства 35 определен ипфорг 1 аг 1 ией на третьем входе коммутатора 34, Если режим работы устройства органп.овал таким образом, что сначала выполняется цепочка условий, а затем происходит запись в запоминающее устройство 35 с последующим астаноном по...
Устройство для контроля микропроцессорных блоков
Номер патента: 1531099
Опубликовано: 23.12.1989
Авторы: Андроник, Гремальский
МПК: G06F 11/30
Метки: блоков, микропроцессорных
...на Фиг, 3 - схема Формирователя синхросерий; ца фиг. 4 - схема генератора псевдослучайных тестов; ца Фиг, 5 схема Формирователя псевдослучайной55 последовательности; ца Фиг. Ь - схема блока управления: ца фиг. 7 - Формат команд блока упранлеция; на фиг. 8 - временные диаграммы синхросерий и мека 10 памяти, псевдослучайного тес-та от генератора 8 и очередног о одамарковской последовательности от формирователя 9. Необходимый источникподключается к блоку 1 регистров через блок 5 мультиплексоров. При суперпозиции выбор соответствующих полей задается управляющими кодамицз блока 6 сверхоперативной памяти.Сигналы синхронизации с выхода формирователя 7 подаются на контролируемыймикропроцессорный блок 3 и эталонныйблок 2 через блок 1...
Устройство для отладки микропроцессорных систем
Номер патента: 1564631
Опубликовано: 15.05.1990
Авторы: Качанко, Моченков, Тимонькин, Ткаченко, Харченко
МПК: G06F 11/28
Метки: микропроцессорных, отладки, систем
...ИЛИ 70открьвается элемент И 67, который поочередному тактовому импульсу с входа 71,2 блока 3,3 срабатьвает и по 30заднему фронту разрешает запись кода операнда в регистр 60, а такжеустанавливает триггер 64 в единичное состояние, Этот триггер 64 сигналом с единичного (нулевого) выхода 35открывает (блокирует) элемент И 68(по входу Ч 2 дешифратор бб), ЭлементИ 68 срабатывает по очередному импульсу с входа 71.2 и разрешает за-,пись по заднему фронту кода данных 40с группы 25 входов 6 в регистр 62,а также устанавливает триггер 65в единичное состояние, Триггер 65 сединичного (нулевого) выхода открывает (блокирует) элемент И 69 45(по входу Ч, регистра 62).По очередному тактовому импульсус входа 71,1 блока З,З.сраГатываетэлемент И 69, выходной...
Испытательный комплекс микропроцессорных приборов неразрушающего контроля
Номер патента: 1610422
Опубликовано: 30.11.1990
МПК: G01N 27/90
Метки: испытательный, комплекс, микропроцессорных, неразрушающего, приборов
...блоком 9 первичных преобразователей, блоком 10 обработки сигналов, блоком 11 индикации и блоком12 управления.Комплекс работает следуюшим образом. 45При включении электронно-вычислительная машина 2 осуществляет начальную инициацию всех блоков и загружает с накопителя 5 на магнитном носителе программное обеспечение для проверки микропроцессора 15 и блоков 13 и 14 перепрограммируемой и оперативной памяти, для чегос помощью блока 4 арбитража устанавливает соот-. ветствующие разрешающие сигналы,, 55Затем включается микропроцессор 15 и осуществляет работу по программе, записанной в блоке 13 перепрограммируемой памяти. Результаты работы через блок 3 сопряжения и подконтролем электронно-вычислительноймашины 2 отображаются в блоке.б ввода и...
Устройство для отладки и контроля микропроцессорных систем
Номер патента: 1647568
Опубликовано: 07.05.1991
Авторы: Астратов, Лытов, Молодцов, Новиков, Филатов
МПК: G06F 11/00
Метки: микропроцессорных, отладки, систем
...и через .элемент 96. задержки на управляющий вход дешифратора 98. 4-разрядный счетчик 95 символов (155 ИЕ 5) подсчитывает число нажатий кнопок 45-бО .загрузки (от 1 до 16), дешифратор 98 4-разрядный код счетчика символов преобразует в напряжениена одном из разрядов 16-разрядной выходной шины для управления (по входам ВР 2) секциям регистра 21, выполненного на микросхемах К 589 ИР 12/4/. Обнуление счетчика 95 символов осуществляется принудительно от кнопки 39 "0" перед началом набора очередной55 микрокоманды, Выдача на шину 3 выполняемой микрокоманды, записанной в регистре отладочной микрокоманды, может осуществляться либо из самого регистра, либо из блока 23 памяти, В первом случае нажимается кнопка 36 "ПЗУ МК", и сигнал с нее через...
Устройство для отладки микропроцессорных систем
Номер патента: 1672455
Опубликовано: 23.08.1991
МПК: G06F 11/36
Метки: микропроцессорных, отладки, систем
...поступлении на счетный вход вычитающего счетчика 31 импульсов количества, равного коду, записанному на информационный вход вычитаю- щего счетчика 31 импульсов, происходит переброс триггера 11 в нулевое состояние. К этому моменту в регистр 18 длительности трассы заносится по величине адресный код занятых под Фактическую трассу прогона ячеек блоков 1 О, 12 и 13 буферной памяти, Сигнал с выхода триггера 11 поступаетчерез первый выход 21 синхронизацииустройства в виде сигнала "ЫА 1 Т"(ожидать) в отлаживаемую микропроцессорную систему для ее останова Одновременно сигнал с выхода триггера 11 в виде маскируемого,запроса прерывания "1 МТ" поступает через первый выход 21 синхронизации устройства в отлаживающую ЭВМ, запуская программу обработки...
Система отладки микропроцессорных устройств
Номер патента: 1700559
Опубликовано: 23.12.1991
Авторы: Баженов, Моченков, Однокозов, Сизоненко, Тимонькин, Ткаченко, Топорков, Харченко
МПК: G06F 11/28
Метки: микропроцессорных, отладки, устройств
...к вторым группам информацион1700559 Таблица 1 Состояние икл Выдача сигнала подтверждения прерывания /ЮТ Чтение данных из внешнего устройства Запись данных из внешнего устройства Останов Выборка команды Чтение из памяти Запись в память Не абочее состояниебл Условия останова По ных входов первой и третьей схем сравнения, группа входов-выходов блока подключена к группе информационных входов-выходов первого программируемого устройства ввода-вывода и к группе информационных входов второго программируемого устройства ввода-вывода, группа управляющих входов блока останова подключена первым разрядом к входу чтения, вторым разрядом - к входу записи первого и второго программируемых устройств ввода-вывода, третий разряд подключен к входу...
Автоматизированная система тестового контроля и диагностирования цифровых микропроцессорных блоков
Номер патента: 1705782
Опубликовано: 15.01.1992
Автор: Локазюк
МПК: G01R 31/28
Метки: автоматизированная, блоков, диагностирования, микропроцессорных, тестового, цифровых
...сигналы.Информация, записанная в канал А, поступает на входы данных оперативного блока 26 памяти и записывается по необходимому адресу по сигналу записи, поступившему с одного из выходов канала С узла 19 через элемент И 25.Блок 2 управления отключается от процессора 7, снимая сигнал "Захват" с микропроцессора 21, отрабатывая программу перезаписи тестовой информации из оперативного блока 26 памяти в каналы А,В,С узла 40 согласования. Программа перезаписи хранится в блоке 27 памяти. Тестовая информация поступает на соответствующие входы объекта 18 контроля и БИС 95.Передача определенного количества слов тестовых воздействий и прием ответных реакций осуществляется следующим образом.Количество слов, записанное в тестовой программе...
Устройство для стохастического контроля микропроцессорных цифровых блоков
Номер патента: 1725222
Опубликовано: 07.04.1992
Авторы: Жданов, Кочин, Мардаре
МПК: G06F 11/08
Метки: блоков, микропроцессорных, стохастического, цифровых
...рования воздействий и приема результатов предназначены для реализации следующих функций: 1) генерации циклических воздействий на К-разрядную шину ОК, 2) генерации последовательности на шину данных ОК, 3) формирования сигнатур с выходов ОК, 4) генерации синхроимпульсов на р-входы синхронизации ОК, Сформированные сигнатуры индицируются блоком 8 индикации, 12 ил,входом устройства, выходы разрядов регистра соединены с информационными входами с первого по К-й кольцевых сдвиговых регистров, выходы которых образуют выход устройства для подключения к входу команд контролируемого блока, выходы с первого по -й сумматоров по модулю два соединены с информационными входами соответственно с (+1)-го по 2-й формирователей остатка, первый и второй входы...
Устройство для отладки микропроцессорных систем
Номер патента: 1735856
Опубликовано: 23.05.1992
Авторы: Бек, Моченков, Тимонькин, Ткаченко, Харченнко, Чернышов
МПК: G06F 11/28
Метки: микропроцессорных, отладки, систем
...с момента прихода, запроса "Занять ресурс" от второго процесса т.е, останова отчитывания команд второй программй) до ко"- манды "Освобождение ресурса" первым процессом, когда второй процесс начинает обрабатывать вновь свои команды, работая с ресурсом,При считывании команды "Освободить ресурс" из блока 1,1 в памяти дешифратор на выходе 24,2 сформирует сигнал обнуляющий триггер 7.1 (ресурс освобожден), сигнал логи- . ческого "0" поступит на первый. вход элемента И 14 и закроет его, Такжеигнал с выхода 24,2 обнулит триггер 8,2 останова, при этом на единичном выходе триггера 8.2 появится сигнал логического "0", который разрешит работу счетчика 5,2 по инверсному запрещающему входу, а также разре" шит по инверсному входу коммутатора 12,2...