Для умножения; для деления — G06F 7/52 — МПК (original) (raw)
Умножитель чисел, заданных в двоичной системе
Номер патента: 86341
Опубликовано: 01.01.1950
МПК: G06F 7/52
Метки: двоичной, заданных, системе, умножитель, чисел
...(единица или нуль), откроется или не откроется выход накопителя множителя и число, хранящееся в нем, поступит или не поступит в сумма. тор. 3, В следующий момент времени, когда программный импульс откроет вторую справа клапанную лампу выхода накопителя, множителя, и, в зависимости от-цифры в этом разряде множителя, откроется или.не откроется выход накопителя множимого, но-число (частичное произведение) в сумматор 3 поступит или не поступит со сдвигом влево на один разряд в соответствии с работой клапанных ламп входа сумматора, которые управляются тем же программным сигналом, получающим необходимое отставание во времени в цепи задержки 4. Таким образом, если множитель и множимое зафиксированы в своих накопителях, то при по86341 ступлении...
Множительное устройство с ферритовой матрицей
Номер патента: 122947
Опубликовано: 01.01.1959
Автор: Серов
МПК: G06F 7/52
Метки: матрицей, множительное, ферритовой
...координатнь ниц которой Х и 1соответствуют поразрядным числам двоичного к омцожцтелей. Точки пересечения линий соответству 1 от числам, вь ающпм произведения разрядов,Сумма чисел, расположенных в точках пересечений линий Хвыражающих два любых многоразрядных числа в двоичном счислеравна произведению этих чисел. Ввод сомцо 1 кителей производится овременно всеми разрядами от триггсрць 1 х регистров 1 ц 2 импульстока. Величина импульса тока выбирается несколько больше величполовины тока перемагничивания сердечников. Поэтому сердечники,ходящиеся на точках пересечения линий, перемагничцваются в однаправлении.Элементы матрицы, соот ие одинаковылам, расположены по диагон единены межрегистров сдвига.Под действием сдвигающих импульсов атора...
Способ выполнения сокращенного деления на вычислительных машинах
Номер патента: 123350
Опубликовано: 01.01.1959
Автор: Золотов
МПК: G06F 7/52
Метки: выполнения, вычислительных, деления, машинах, сокращенного
...разрядах девяток. Затем, без корректирующего хода сложения, смешают на один разряд каретку со сче 1 чиком делимого и производят сложение делителя с остатком делимого до получения положительного остатка, характеризующегося появлением в высших разрядах нулей, После этого опять сме 1 цают каретку с остатком делимого на один разряд и производят повторное вычитание делителя из остат 1 са делимого до получения отрицательного остапса н т. д. Чтобы предотвратить появление в остатке в высших его разрядах частично погашенных девяток при недостаточной разрядности механизма передачи десятков, при ходах вычитания выкл 1 очают высший разряд механизма передачи десятков, а при ходах сложения включают его.Предлагаемый способ дает существенный эффект в...
Способ построения схемы управления умножением
Номер патента: 125080
Опубликовано: 01.01.1959
Автор: Федосеев
МПК: G06F 7/52
Метки: построения, схемы, умножением
...- 1-ный разряд множителя. Тогда, при д,(., и де, используя возможность вычитания на сумматоре, можно представить эти двепоследовательные цифры в виде д, +1, д,+, - ч или Ч;+1, Ч; - где д,+, - дополнение д,+,до модуля, Например, число 0958348, используя данный опособ, можно записать как 10( - 4) ( - 2)35( - 2), где( - о, ) означает передачу на сумматор дополнения множимого, умноженного на дДля двоичной системы счисления, которая может рассматриваться как четверичная, если объединять два последовательных разрядав одну группу, использование данного метода дает существенное увеличение скорости умножения, Например, число 111101011011 можетбыть записано в виде 1.00.01.01.10.01.01, В результате вместо 12 сдвигов на 1 разряд и 9 сложений...
Способ параллельного умножения в цифровых вычислительных машинах и устройство для осуществления способа
Номер патента: 126668
Опубликовано: 01.01.1960
Автор: Столяров
МПК: G06F 7/52
Метки: вычислительных, машинах, параллельного, способа, умножения, цифровых
...с цсльк) п)выиенеи быст)О;с СТИЯ н СОК 0 иСИИ 5 .Пп)зат",)Ь и:н)О;)Маци 0:ССД 210 Т 3 ОД:;ОГ) е 105 строки) В дпу"011 слОЙ (строку) чсрсз схем и;)соб")азован)Я и 1)О) м 1- с . . О с .. , ЦЕ 1 И Е 2 ГРИС;) СЛ сТОР)С)КИ)11 ОЩУ 0 Инс)ОР.;аЦ 110 В Г 7 )23; ГДС (7 - ОГНОИЕИЕЕ Ч 1 С.1 ВХОДОЗ К Ч 1"ЛУ ВЬХОДОЗ В СХЕМС ПРСООРЗЗОВс 1 ТСГи.о) ст)ои тзо для Осунествлсния способа по и. 1, О т л и чю 1 ц ес я тсм, что, с целью полус 11 я ВысокоЙ схо;)ости ВыНслсеия сум) парных проиЗВЕДЕнии, ИСПОльзов 2110 по:ное Ко;ИЧССТВО СЛОЕВ СУм.атО- РОВ Еа ТРЕ ВХОДа и Два СУМ)12 ТО;)и Нс) ВЬХОДС, 2 ВЫХОДЫ ССМ.1 И ПС)СНОСОВ С 01 НОГ) СЛОЯ .И)ДК.%СЫ К 1;ХОД) ГОС,ЕС,У 0 ЦСЕО С.ОЯ,3. Видоизмссине устройства .о Г 1 п. 1 и е О т л и ч 2 10 Ц е с с Я тем, ЧТО, С...
Устройство для умножения
Номер патента: 129390
Опубликовано: 01.01.1960
Автор: Карцев
МПК: G06F 7/52
Метки: умножения
...цифра множителя есг, 1, и не вырабатывает никаких сналов, если 0, Поэтому аждый из рядов сумматоров добавляет очередное частичное произведение к сумме предыдущих произведении; результат при этом получается в виде суммы двух чисел (на выходах сумм и переноса сумматоров данного ряда). Окончательное произведение тоже получается в виде двух чисел, появляющихся ня выходах старших сумматоров каждого )яда: ОднО и,ъ чисел - на выходах 2, 58, 59 и т. д., другое - на выходах 60, 61 и т. ч. Эти числа в конце операции складываются допопнительным рядом сумматоров, который на чертеже не показан,При выполнении деления первый ряд сумматоров всегда вычитает из делимого делитель. В каждом из последующих рядов дешифратор сигналов управления...
Устройство для получения частного от деления двух последовательностей импульсов
Номер патента: 130688
Опубликовано: 01.01.1960
Автор: Карпов
МПК: G06F 7/52
Метки: двух, деления, импульсов, последовательностей, частного
...генератора 2 имеется пилообразное наКпряжение с периодом Т = - , = К 1 ь где 1 - период следования импульсов, поступающее затем в сглаживающую схему 3, составленную из сопротввления и достаточно большой емкости, зашунтированной большим сопротивлением участка сетка - катод лампы каскада. сравнения 4.Схема 3 позволяет получить напряжение У являющееся средним значением напряжения пилы, амплитуда которой обратно пропорциональна частоте Ж,: КоУ 1 = К 1 Т = К 1 К 1 = К 1 К = , (Ко = К 1 К),У,где К, - скорость нарастания напряжения пилы.Напряжение У, подается на каскад сравнения 4 и используетсядалее для управления генератором прямоугольных импульсов б с .переменным коэффициентом заполнения, т. е. устройства генерирующегопрямоугольные...
Способ выполнения операции деления
Номер патента: 145069
Опубликовано: 01.01.1962
Автор: Голубев
МПК: G06F 7/52
Метки: выполнения, деления, операции
...сумматоре, а сдвиг делителя вправо - в (п+ 1 - разрядном кольцевом регистре 1. При этом безразлично как размещено число в кольцевом сумматоре, т. е. в каком его разряде находится старший разряд текущего остатка. Кроме того, при вычитании (сложении) в разряде сумматоре, предшествующем старшему разряду текущего остатка, находится знак этого остатка. Следовательно, если каждый раз анализировать разряд сумматора, предшествующий перемешающемуся старшему разряду текущего остатка, то можно управлять операцией деления аналогично алгоритму метода выполнения деления без восстановления остатка. Для этого (для анализа перемещающегося знака остатка) используют считывающее устройство б, управляемое счетчиком 7 тактов,145069 Правила деления обычны;...
Устройство умножения
Номер патента: 146604
Опубликовано: 01.01.1962
МПК: G06F 7/52
Метки: умножения
...импульсов. Импульс на выходе регистра 9 переводит триггер 4 в состояние 1. Следовательно, каждая цифра младшего разряда множителя К будет записана в счетчик 1 как (9 - К), а в счетчик 2 (К - 1).Счетчик 1 выдает сигнал на схему 11 совпадения о записанной в него цифре меньше четырех, Одновременно, импульс 13 А через схему 11 совпадения переводит в состояние 1 триггер б (состояние О триггера б указывает на цикл сложения; состояние 1 на цикл вычитания). Импульсом 14 А переводится в состояние 1 триггер 5, что означает начало основного цикла и является командой запись в накапливающий регистр 12, в который во время основных циклов переписывается множимое из регистра И множимого через устройство 14 сдвига.Импульс на выходе собирательной...
157839
Номер патента: 157839
Опубликовано: 01.01.1963
МПК: G06F 7/52
Метки: 157839
...при умножении хотя бы на один из двух предшествующих разрядов, Причем множимое передают при равенстве двух последующих разрядов, а утроенное множимое - при их неравенстве, Знак действия определяют значением второго из последующих разрядов, Если этот разряд равен нулю, то производят сложение, а если единице - вычитание.Способ формулируют в виде набора логических уравнений, которые используют для построения дешифратора множителя: Здесь а; 1, а;, ас+, а;+2 - анализируемыеразряды множителя;5; - разрешение передачи в сумматоркратного множимого;15; - передача однократного множпмого;35; - передача утроенного множимого;пи 5; - знак депствия (сложение или вычитание).Ниже приведен пример кодирования множителя предлагаемым...
Устройство деления
Номер патента: 166171
Опубликовано: 01.01.1964
Авторы: Полетаев, Сссошз, Сумароков
МПК: G06F 7/52
Метки: деления
...Каждый функциональный сумматор имеет три входа 1,и 6 и лва выхода - сумма 7 и перенос К Рсгистры 1 и 2 соединены со входами 1, 5 н 5 5 устройства 3 с помощью вентильных групп 9,10, 11. При этом вентильные группы 9 и 10 служат лля полачи содеркимого регистров 1 и 2 прямым колом, а вентильная группа 11 - лля подачи обратным (дополнительным) ко лом. Выхолы 7 и 8 соединены со входами,и 4 с помощью вентильных групп 12 и 13.Коммутация при этом такова, что сигналы с выколов 8 функциональных сумматоров поступгнот в каждом такте получения очерсл ного разряда частного на входы 1 со сдвигомна лва разряда влево, д сигналы с выходов 7 поступают на вхолы 5 со сдвигом на один разряд влево. Синхронизация устройства обеспечивает олновременное...
Цифровое арифметическое устройство
Номер патента: 170213
Опубликовано: 01.01.1965
Автор: Жук
МПК: G06F 7/52
Метки: арифметическое, цифровое
...позволяет передать и расположить разряды частичных произведений, образующихся при сдвигах множимого вправо, в освобождающиеся при сдвигах множителя влево разряды регистра 2, что позволяет экономить оборудование (за направление вправо принято направление от старших разрядов к младшим).При выполнении операции умножения сдвиг в регистре 1 и регистре 2 происходит одновременно, множимое сдвигается вправо, образующиеся при этом младшие разряды частичных произведений последовательно поступают в триггеры младших разрядов регистра 2 и в такте сложения, следующем после такта сдвига, частичное произведение передается в сумматор 3 из регистра 1 и триггеров младших разрядов регистра 2.Для исключения передачи в сумматор разрядов множителя клапаны 5...
Устройство деления
Номер патента: 170757
Опубликовано: 01.01.1965
МПК: G06F 7/52
Метки: деления
...в регистр 8 делимого заносится следующий разряд делимогос клавиатуры. Разность первого вычитания20 заносится также в регистр 3 через схему 1 иголовку 2, но не считывается, а уничтожаетсяв результате разрыва цепи регенерации.Находящиеся в регистре 8 два старших разряда делимого считываются головкой 5 и по 25 ступают на сумматор 7, где из этого числавновь вычитается делитель.При наличии сигнала /1 есть заем к частичному делимому приписывается следующий разряд и т. д. до тех пор, пока частичное30 делимое не станет больше делителя. Выраба170757 Предмет изобретения Составитель В, ЖучковТехред А. А. Камыщникова Корректор О. Б. Тюрина Редактор П. Шлаин Заказ 1023/1 Тираж 950 Формат бум. 60 Х 90/з Объем 0,21 изд. л. Цена 5 кон,ЦН 1 ЛИПИ...
Способ прекращения операции деления
Номер патента: 174436
Опубликовано: 01.01.1965
Авторы: Кац, Организаци, Пуриц
МПК: G06F 7/52
Метки: деления, операции, прекращения
...в нем корректирующую единицу.В процессе деления путем прибавления дополнительных чисел при переполнении старшего разряда сумматора триггер 3 передачи десятков переключается в состояние 1. При этом открывается потенциальный вентиль 4, Выходной импульс с него при делении поступает в младший разряд сумматора, осуществляя таким образом циклическую передачу десятков. В том случае, когда делитель равен нулю, после введения корректирующей единицы к делимому в каждом цикле прибавляется 5 число 9999, и благодаря наличию корректи.рующей единицы и циклическому переносу десятков в сумматоре после каждого цикла восстанавливается значение делимого, а в старший разряд частично посылается единица.10 Импульс переполнения старшего разрядачастного...
Оделирующее вычислительное устройство
Номер патента: 174834
Опубликовано: 01.01.1965
Авторы: Андреева, Бородин, Бяйл, Осипова, Трущелев
МПК: G06F 7/52
Метки: вычислительное, оделирующее
...структурной схемы из цифровых интеграторов при подготовке задачи. Оно содержит реверсивный счетчик, заполнение которого пропорционально аргументу х, управляемый старшими разрядами счетчика делитель частоты с переменным коэффициентом деления для изменения крутизны аппроксимирующих, прямых и подключенный к младшим разрядам счетчика двоичный умножитель, устанавливающий величину шага аппроксимации в пределах каждого отрезка в зависимости от заполнения младших разрядов реверсивного счетчика.На чертеже изображена схема устройства, Устройство содержит,реверсивный счетчик 1, управляемый делитель частоты 2 с переменным коэффициентом деления, двоичный умножитель 3, генератор счетных импульсов 4 частоты 0, сумматор 5 и вентили б. Вентили...
Множительное устройство
Номер патента: 190658
Опубликовано: 01.01.1967
МПК: G06F 7/52
Метки: множительное
...по всем20 триггерам через схемы 14 И/1 И.Операция поразрядного сложения производится во всех декадах одновременно, но приэтом запрещается перенос между декадами,В результате сложения в каждой тетраде25 получается сумма соответствующих десятичных разрядов двух слагаемых, выраженная вдвоичном коде.В тех случаях, когда суммачисло девять, должен осуществЗ 0 тичцый перенос в следующую дреход от двоичного кода к двоично-десятичному, т. е, коррекция результата,Логическая схема на ячейках 5 - 7 следит за состоянием триггеров декады и, как только получившееся число превышает цифру девять, устанавливает в единичное состояние триггер 10, что указывает на наличие переноса в следующую декаду и необходимость коррекции,По окончании подекадного...
Устройство для деления чисел•eiv, . »й7га, wl_я5лйотяд
Номер патента: 198046
Опубликовано: 01.01.1967
МПК: G06F 7/52
Метки: wl_я5лйотяд, »й7га, деления, чисел•eiv
...Сч делителя получаются путем прибавления к делителю или вычитания из него чисел, кратных делителю. В табл. 1 показано, что из любого делителя (все возможные варианты взяты в столбце 2 табл. 1) можно получить все четыре вспомогательных числа С, Сц, Сш Сч делителя (см. столбец 4 табл. 1), анализируя одновременно не более пяти разрядов делителя с помощью дешифратора 2. В столбце 3 табл. 1 показано, какие преобразования в каждом конкретном случае надо сделать над делителем. Три числа из С, Сц, Сц, Сд получаются в сумматорах 3, 4, 5, а в качестве четвертого может быть взят сам делитель или результат суммирования в регистре 1, Таким образом дешифратор 2 дает команду каждому из сумматоров 3, 4, 5, выработать С и каждому из сумматоров 9, 10, 11...
Устройство для перемножения двух биполярных кодовых последовательностей
Номер патента: 206895
Опубликовано: 01.01.1968
Автор: Шевский
МПК: G06F 7/52
Метки: биполярных, двух, кодовых, перемножения, последовательностей
...затем инвертируются логической схемой 5 НЕ и в виде последовательности положительных импуль- СОВ с 1 Вц; Поступ а 10 Т На СооиратеЛЬНую СхС му 6. Логическая схема 7 И перемножает только совпадающие отрицательные импульсы, которые в виде последовательности положительных импульсОВ ьзвых поступают на собирательную схему 6. В канале 11 последовательности 11, и 11 а поступают на логическую схему 8 И, где перемножаются только совпадающие положительные импульсы, которые в виде последовательности отрицательных импульсов Узна поступают на собирательную схему 6. Логическая схема 9 И перемно жает только совпадающие отрицательные им. пульсы, которые затем инвертируются логичей Фх Зэка 679/11 Тираж ИИПИ Комитета по открытий при СоветеМосква, Центр,...
Двоичное арифметическое устройство
Номер патента: 210491
Опубликовано: 01.01.1968
Автор: Долидзе
МПК: G06F 7/52
Метки: арифметическое, двоичное
...Ч/ (А Л В Л е) Ч (А Л В Л е) где: А и В - одноименные разряды слагаемых; е - перенос из предыдущего разряда.Цепи переноса состоят из логических быстродействующих элементов 21, от которых зависит скорость распространения переносов, исравнительно медленно действующих диодныхлогических элементов 22 и 23, от которых независит скорость распространения переноса икоторые подготавливают цепи для быстрогораспространения двоичных переносов.Вентили 1 б и 17 на выходе регистра множимого 2, получающие сигналы,Е и Е, дают результаты однотактного суммирования (промежуточное суммирование).Промежуточная сумма определяется следующим выражением;;пр=(Е ДВ;) Ч(Е;ЛВ,),Полученная таким образом промежуточнаясумма заменяет находящееся в сумматоре 1предыдущее...
Матричное ус1ройство для умножения
Номер патента: 212620
Опубликовано: 01.01.1968
МПК: G06F 7/52
Метки: матричное, умножения, ус1ройство
...и проводом смещения, где 1 в, 2 в 32 в - вертикальные адресные провода; 1 г, 2 г 32 г - горизонтальные адресные провода, А - Б - провод смещения; О, 1, 2 10 - выходы матрицы, соединенные с соответствующими проводами чтения,На фиг. 2 показана часть карты прошивки матрицы проводами чтения. Цифры О, 1, 2 10 возле изображений сердечников матрицы обозначают номера проводов чтения, проходящих через эти сердечники,Предлагаемое матричное множительное устройство представляет собой сетку из 32 горизонтальных (1 г - 32 г) и 32 вертикальных 1 в - 32 в) адресных проводов с ферритовымн сердечниками К, расположенными на пересечениях адресных проводов. Через все сердечники в одном направлении проходит провод смещения А - Б, Как и в других...
Устройство для деления двоичных чисел на коэффициенты степенного ряда с основанием три
Номер патента: 213414
Опубликовано: 01.01.1968
Автор: Черкашин
МПК: G06F 7/52
Метки: двоичных, деления, коэффициенты, основанием, ряда, степенного, три, чисел
...сумматор, схему анализа остатков и логические схемы И, ИЛИ,Предложенное устройство отличается от известных тем, что в нем выход каждого разряда сумматора соединен через схему И со входом установки нуля этого же разряда и со счетным входом сумматора через один разряд посредством схем ИЛИ, выходы схем И, принадлежащих двум младшим разрядам сумматора, соединены со счетными входами схемы анализа остатков, выходы которой соединены со счетным входом младшего разряда сумматора и со своими входами установки нуля.Это упрощает устройство,и и опытно-конструкторскиий металлургии ИЧНЬХ ЧИСЕЛА С ОСНОВАНИЕМ ТРИ213414 еляева Типография, пр. Сапунова, 2 тора 1, который соответствует числу 8, разложится на вес второго разряда сумматора и на остаток,...
Множительно-делительное устройство
Номер патента: 217718
Опубликовано: 01.01.1968
МПК: G06F 7/52
Метки: множительно-делительное
...б матрицы, Импульсы с . ячеек преобразователя 9 через эти вентили пройдут на входы соответствующих разряд.ных ячеек счетчика произведения 2. После и импульсов тактовой частоты (и - основание системы счисления), в течение которых множимое будет однократно передано в счетчик 2, на выходе тактирующей ячейки 12 (делителя на и) появится импульс, проходящий через подготовленный р-ой ячейкой распределителя 8 вентиль 7 на вход старшей ячейки счетчика множителя 3, вычитая из ее содержимого единицу и фиксируя окончание такта ячейки 12 через вентиль 7 на счетчик 3, вызывая его переполнение. Импульс переполнения через открытый при проведении операции умножения вентиль 18 взводит вспомогательный триггер 5. Таким образом, вентиль 14...
Устройство для умножения двоичных чисел
Номер патента: 218533
Опубликовано: 01.01.1968
МПК: G06F 7/14, G06F 7/52
Метки: двоичных, умножения, чисел
...знака произведения Ь предназначенная для выработки знака произведения, подключена к преобразователю П,.Работа множительного устр ясненя на примере устройства д ния двух чисел, имеющих по два чнс ному знаковому разряду.Числовые разряды сомножит подаются на преобразователи П, ковые 2, и 2 г - на схемУ фоРми ка произведения 5 реалнзующ сложение по модулю два 2=2,2, И 2 г - ИНВСРсии 2 г И 2 г. 10 Выходное напряжение преобразователя Ппропорциональное коду числа х через развязывающий решающий усилитель У, подается на преобразователь П, Выходное напря.жение преобразователя Пг будет пропорцио нально коду числа х. и выходному напряже.нию усилителя У т. е, пропорционально произведению кисел х, и хг Прн совпадении знаков сомножителей на выходе...
Устройство умнож1ения
Номер патента: 220632
Опубликовано: 01.01.1968
Авторы: Березна, Моисеева, Чирков, Шауман
МПК: G06F 7/52
Метки: умнож1ения
...1)-го разряда множимогопроисходит выдача сигнала со счетчика 5 разрядов множителя на схему 11. По этому сиг 1 алу с выхода схемы 11 на сумматор 3 пода.ается число - , где а - Основание системы2счисления (например, для десятичной подаетсячисло 5). Если цифра (п - 1)-го разряда больашс или равна, в сумматоре образуется еди 2ница переноса в старший разряд, т. е, происходит Округление п-го разряда множимого.При выдаче п-го разряда из регистров прекращается перезапись в регистре 1, так как изсхемы счетчика разрядов поступает сигнал навход элемента 7 и вход запрета элементов 9.При этом разрешается выдача на сумматори-го разряда множителя (в первом цикле этобудет нуль). Таким образом, происходит сложение п-го разряда множимого и, если...
Устройство для деления двоичных чисел
Номер патента: 220633
Опубликовано: 01.01.1968
МПК: G06F 7/52, G06G 7/14
Метки: двоичных, деления, чисел
...устройства будет положительным, При несовпадении знаков напрякений на преобразователь 2 поступает импульс 2=1 знака частного, в результате чего выходное напряжение преобразователя 2 и выходное напряжение всего делительного устройства изменяет полярность.Десятиразрядный преобразователь 2 кода делимого работает следующим образом.Перед приемом кода на преобразователь 2 подается импульс сброса, который устанавливает числовые триггеры 24 - 32 в единичное состояние, а знаковый триггер 33 - в нулевое. Ключи б - 13, управляемые триггерами 24 - 32, подключают к звеньям аттенюатора эталонное напряжение +10 в, а ключ 14, управляемый триггером 33 - эталонное напряжение 10 в, Лттенюатор 43 - б 2 суммирует напряжения, поступающие с ключей, с...
Дешифратор множителя
Номер патента: 222007
Опубликовано: 01.01.1968
Автор: Бод
МПК: G06F 7/52
Метки: дешифратор, множителя
...результате чего упрощается его функциональная схсъта.На чсвтен;с изооражеца блок-схема предложенного дешифратора.Схема содержит упрощенный сумматор 1, собственно дешифратор 2, ячейку 3 запоминания переноса,Эта схема основана на результатах аналиедм ет и етения жащий сумор множитеса, отличатоия устройстсоединен со ющий выход одом ячейки Дешифрат 25 матор, двухр ля и ячейку щшк тем, ч в выот р входом деш 30 которого сор множителя, содеразрялный дешифратзапоминания переното, с целью упрощенезультат сумматорафратора, соответствудцнен с одним вх Предлагаемая схема детеля может использоватьчислительных машинах,менно применяется умножда множителя в каждомпри раооте в дополнителДсшифраторы множителяПредложенный дешифрличается тем, что выходтора...
Устройство для умножения двух я-разрядных чисел
Номер патента: 222011
Опубликовано: 01.01.1968
Автор: Левицкий
МПК: G06F 7/52
Метки: двух, умножения, чисел, я-разрядных
...разряде регистра 2 записана 25 с 1 и передача кода регистра 2 (крокге самого старшего разряда) в младшие разряды сумматора, если в младшем разряде регистра 1 записана 1. Во время выполнения суммирования в сумматоре 3, осуществляются сдви- ЗО ги кода (в регистре 1 - на один разряд впра5 10 15 20 25 30 35 40 во а в регистре 2 - на один разряд влево), При этом в старшем разряде регистра 1 и младшем разряде регистра 2 устанавливаются нули. Далее при приходе по цепи 4 следующих тактовых импульсов описанные операции повторяются либо до тех пор, пока хотя бы в одном из регистров 1 и 2 це окажется код, состоящий из одних нулей, либо и раз,Поскольку после каждого сдвига в регистрах 1 и 2 в оставшихся в цих кодах устанавливается обязательно по...
Устройство для деления
Номер патента: 235397
Опубликовано: 01.01.1969
Авторы: Воронежский, Коломыцев, Лтп, Тех
МПК: G06F 7/52
Метки: деления
...суммирования импульсов единичного кода числа Х длится до тех пор, пока код числа, выходящего из полусумматора 3, не станет равным коду числа, выходящего из полусумматора 1Равенство последовательных кодов сравниваемых чисел определяют блоком сравнения 5.Таким образом, в случае совпадения кодов во всех разрядах блок сравнения 5 выдает сигнал, который учитывают как результат вычисления, т. е. результат вычисления, представляет собой число, равное сумме случаев равенства постоянного числа С приращениям переменного числа Х.Импульсы с выхода блока сравнения 5 устанавливают тритгер б в состояние 1. При этом элемент И 7 закрывается, прекращая поступление импульсов кода с выхода регистра 4 на вход Б полусумматора 3,Триггер б находится в...
Цифровое устройство для деления чисел с аппаратным контролем
Номер патента: 243964
Опубликовано: 01.01.1969
Автор: Жук
МПК: G06F 11/10, G06F 7/52
Метки: аппаратным, деления, контролем, цифровое, чисел
...условий.Устройство работает следующим образом.В регистры 1 и 2,поступают и-разрядныеделимое Х, делитель У и их контрольные кодыгоЯи К.При (помощи узлов 8 и 9 (производится сверка и-разрядных делимого Х и делителя У яомодулю д, в результате которой узел 8 вырабатывает сигналы остатка гпо модулю д то.числа Х, а узел 10 вырабатывает сигналы остатка гпо модулю д числа У. При помощиузлов 8, 9, 12 и 18 производится контрольприема чисел в регистры 1 и 2,Если г =Ушо(1(1 ф 0 и вследствие этого сигнал г , = О, то значения т дополнительныхзоразрядов делителя Уф равны нулю: ул+1 =" = у л.(-щт 1 - ул+т = О. В этом случаепри помощи узлов Л, б и регистра 7 обычнымобразом производится деление делимого Х наделитель У. При этом контроль деления про...
Устройство для умножения
Номер патента: 249768
Опубликовано: 01.01.1969
Авторы: Забара, Корниенко, Назаренко, Назур
МПК: G06F 7/52
Метки: умножения
...умножения способ, при котором множитель сдвигается влево, а множимое - вправо.25 Частичное произведение неподвижно При обработке тревстретилась запятая, в частичное произвед 30 ложения в множимо249768 2 2 2 2, 2 1 1 1, 1 1 0 0 0 0 0 2 2 2 2 2 2 2 2 2 2 Анализируемыйразряд 2 2 2 2 22 2 2 2 2 При обработке цифры множителя встретилась запятая. Она заносится в частичное произведение по месту ее расположения в множимом. 2 2 2, 2 4, 2 2 2 2 2 4 4 4 4 24 2 2 4 4 42 2 2 2, 2 2 4 б 6, б 4 2 6, 4 22 2 2 2 2 4 6 6, 6 4 22 2 2 2 2,15 8, 6 4 2 2 4 6 8 8, б 4 22 4 б 8 8, 6 4 2 2 2 2 2 2 2 4 6 9 0 8, 6 4 2 20 2 2 2 221 1 1, 1 1 0 0 0 0 0 2 2 2 2 2 Анализируемыйразряд 2 2 2 2 2 2 2 2.22 2 2 2 2 При обработке цифры множетеля встретилась запатая, Она...