Колюскин — Автор (original) (raw)

Колюскин

Адресное устройство для цифрового фильтра

Номер патента: 1298859

Опубликовано: 23.03.1987

Авторы: Джиган, Колюскин

...поступает из регистров 2,1-22 Р сдвига второй группы на информационные входы блока 5 памяти. Когда на управляющий вход (записи/считывания) блока 8 памяти поступает нулевой уровень сигнала 1 то разрешено считывание информации из блока 8 памяти в старшиеразряды третьей группы регистров 3.1 -3.2 Р сдвига,Четвертая микрокоманда по временной диаграмме выполняет в соответствии с выражением (4) операцию сдвигавправо суммы, накопленной в аккумуляторе микропроцессора после выполненияпредыдущей микрокоманды сложения. Одновременно на соответствующем тактовом входе 8 формируется сигнал цт(фиг, Зд), который подается на тактовые входы всех регистров 1.1-1.2 Р+1,2.1-2,2 Р и 3,1-3.2 Р сдвига первой ивторой и третьей групп соответственнои...

Цифровой фильтр

Номер патента: 1205152

Опубликовано: 15.01.1986

Автор: Колюскин

МПК: G06F 17/17, H03H 17/00

Метки: фильтр, цифровой

...вырабатывает сигнал концаобработки очередной выборки послеотсчета циклов В, открывая третийэлемент И 25. Зтими же (фиг. Зе)импульсами осуществляется сдвиг О на один разряд вправо операндов,хранящихся в регистрах сдвига 1.1 -1.1 и фиксация очередного -го)среза операндов 2,22в Иразрядном регистре 2 среза. Зафиксированйый в регистре 2 срез анализируется 0 входовым элементомИЛИ 8, При этом возможны две ситуации.Все.разряды в регистре среза 2 имеют нулевые значения. Тогдана выходе элемента ИЛИ 8 присутствует нулевой уровень,15 -триггер2 остается в нулевом состоянии,первый элемент И 23 закрыт, второйэлемент И 24 открыт. В этом случаетактовый импульс (синхроимпульс) непроходит через первый элемент И 23.на второй выход 18 блока 11, поэтому...

Арифметическое устройство для процессора быстрого преобразования фурье

Номер патента: 1120347

Опубликовано: 23.10.1984

Автор: Колюскин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и...